Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018032657) HARDWARE-BASED ADAPTIVE NETWORK ARCHITECTURE AND ADAPTIVE NETWORK METHOD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/032657 International Application No.: PCT/CN2016/108477
Publication Date: 22.02.2018 International Filing Date: 05.12.2016
IPC:
H04L 29/06 (2006.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
29
Arrangements, apparatus, circuits or systems, not covered by a single one of groups H04L1/-H04L27/136
02
Communication control; Communication processing
06
characterised by a protocol
Applicants:
浪潮集团有限公司 INSPUR GROUP CO., LTD. [CN/CN]; 中国山东省济南市 高新区浪潮路1036号 No. 1036, Langchao Road, High-Tech Zone Jinan, Shandong 250101, CN
Inventors:
姜凯 JIANG, Kai; CN
于治楼 YU, Zhilou; CN
梁智豪 LIANG, Zhihao; CN
Agent:
济南信达专利事务所有限公司 JINAN XINDA PATENT OFFICE CO., LTD.; 中国山东省济南市 历下区经十东路12588号名士豪庭小区MINI公馆202房间姜明 JIANG, Ming / Room 202, MINI Residence Mingshihaoting Community No. 12588, East of Jingshi Road, Lixia Zone Jinan, Shandong 250014, CN
Priority Data:
201610677731.917.08.2016CN
Title (EN) HARDWARE-BASED ADAPTIVE NETWORK ARCHITECTURE AND ADAPTIVE NETWORK METHOD
(FR) ARCHITECTURE DE RÉSEAU ADAPTATIF BASÉ SUR LE MATÉRIEL, ET PROCÉDÉ DE RÉSEAU ADAPTATIF
(ZH) 一种基于硬件的自适应网络架构及自适应网络方法
Abstract:
(EN) Disclosed are a hardware-based adaptive network architecture and adaptive network method, relating to the field of network adaptation, and for use in resolving the technical problem of how to implement network packet parsing by means of hardware so as to satisfy network adaptation requirements. The structure of the adaptive network architecture comprises a PHY chip, a MDIO controller, and a frame manager. The frame manager comprises a frame management controller, a queue manager, a buffering manager, a frame parsing manager, a frame parser, a frame management buffer, a Serdes interface, and a DMA interface. The hardware-based adaptive network method comprises the steps of: reading a network state of a PHY chip by means of a MDIO controller; controlling a frame buffering manager and a queue manager by using the MDIO controller according to the network state of the PHY chip, and adjusting a parsing rate of a network packet in a frame manager; and controlling the frame buffering manager and the queue manager by using the MDIO controller, and adjusting a transmission rate of a network packet in a DMA interface.
(FR) L'invention concerne une architecture de réseau adaptatif basé sur le matériel, et un procédé de réseau adaptatif, appartenant au domaine de l'adaptation de réseau. L'invention vise à résoudre le problème technique lié à la façon d'implémenter une analyse de paquet de réseau au moyen d'un matériel de sorte à satisfaire des exigences d'adaptation de réseau. La structure de l'architecture de réseau adaptatif comprend une puce PHY, un contrôleur MDIO, et un gestionnaire de trame. Le gestionnaire de trame comprend un contrôleur de gestion de trame, un gestionnaire de file d'attente, un gestionnaire de mise en tampon, un gestionnaire d'analyse de trame, un analyseur de trame, un tampon de gestion de trame, une interface Serdes, et une interface DMA. Le procédé de réseau adaptatif basé sur le matériel comprend les étapes consistant à : lire un état de réseau d'une puce PHY au moyen d'un contrôleur MDIO; commander un gestionnaire de mise en tampon de trame et un gestionnaire de file d'attente à l'aide du contrôleur MDIO d'après l'état de réseau de la puce PHY, et ajuster une vitesse d'analyse d'un paquet de réseau dans un gestionnaire de trame; et commander le gestionnaire de mise en tampon de trame et le gestionnaire de file d'attente à l'aide du contrôleur MDIO, et ajuster une vitesse de transmission d'un paquet de réseau dans une interface DMA.
(ZH) 本发明公开了一种基于硬件的自适应网络架构及自适应网络方法,属于网络自适应领域,要解决的技术问题为如何通过硬件实现网络报文解析、满足网络自适应要求;其结构包括PHY芯片、MDIO控制器以及帧管理器,帧管理器包括帧管理控制器、队列管理器、缓存管理器、帧解析管理器、帧解析器、帧管理缓存器、Serdes接口以及DMA接口。一种基于硬件的自适应网络方法,步骤为:通过MDIO 控制器读取PHY芯片的网络状态;根据PHY芯片的网络状态,通过MDIO控制器控制帧缓存管理器和队列管理器,调整帧管理器内网络报文的解析速率;通过MDIO控制器控制帧缓存管理器和队列管理器,调整DMA接口内网络报文的传输速率。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)