WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018031474) MULTI-DECK MEMORY DEVICE AND OPERATIONS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/031474    International Application No.:    PCT/US2017/045762
Publication Date: 15.02.2018 International Filing Date: 07.08.2017
IPC:
G11C 16/10 (2006.01), G11C 16/26 (2006.01), G11C 16/04 (2006.01)
Applicants: MICRON TECHNOLOGY, INC [US/US]; 8000 So. Federal Way Boise, Idaho 83716-9632 (US)
Inventors: SAKUI, Koji; (JP)
Agent: PERDOK, Monique M.; (US).
ARORA, Suneel; (US).
BEEKMAN, Marvin; (US).
BLACK, David W.; (US).
GOULD, James R.; (US).
SCHEER, Bradley W.; (US).
WOO, Justin N.; (US)
Priority Data:
15/231,011 08.08.2016 US
Title (EN) MULTI-DECK MEMORY DEVICE AND OPERATIONS
(FR) DISPOSITIF DE MÉMOIRE À ÉTAGES MULTIPLES ET OPÉRATIONS
Abstract: front page image
(EN)Some embodiments include apparatuses and methods using a substrate, a first memory cell block including first memory cell strings located over the substrate, first data lines coupled to the first memory cell strings, a second memory cell block including second memory cell strings located over the first memory cell block, second data lines coupled to the second memory cell strings, first conductive paths located over the substrate and coupled between the first data lines and buffer circuitry of the apparatus, and second conductive paths located over the substrate and coupled between the second data lines and the buffer circuitry. No conductive path of the first and second conductive paths is shared by the first and second memory cell blocks.
(FR)Selon certains modes de réalisation, l'invention concerne des appareils et des procédés utilisant un substrat, un premier bloc de cellules de mémoire comprenant des premières chaînes de cellules de mémoire situées sur le substrat, des premières lignes de données couplées aux premières chaînes de cellules de mémoire, un second bloc de cellules de mémoire comprenant des secondes chaînes de cellules de mémoire situées sur le premier bloc de cellules de mémoire, des secondes lignes de données couplées aux secondes chaînes de cellules de mémoire, des premiers chemins conducteurs situés sur le substrat et couplés entre les premières lignes de données et les circuits tampons de l'appareil, et des seconds chemins conducteurs situés sur le substrat et couplés entre les secondes lignes de données et les circuits tampons. Aucun chemin conducteur des premier et second chemins conducteurs n'est partagé par les premier et second blocs de cellules de mémoire.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)