WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018030440) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/030440 International Application No.: PCT/JP2017/028847
Publication Date: 15.02.2018 International Filing Date: 08.08.2017
IPC:
H01L 29/12 (2006.01) ,H01L 29/739 (2006.01) ,H01L 29/78 (2006.01)
Applicants: FUJI ELECTRIC CO., LTD.[JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530, JP
Inventors: NAITO Tatsuya; JP
Agent: RYUKA IP LAW FIRM; 22F, Shinjuku L Tower, 1-6-1, Nishi-Shinjuku, Shinjuku-ku, Tokyo 1631522, JP
Priority Data:
2016-15868012.08.2016JP
2017-02538914.02.2017JP
2017-11121805.06.2017JP
2017-11910616.06.2017JP
Title (EN) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
Abstract: front page image
(EN) Provided is a semiconductor device comprising: a semiconductor substrate including a first-electroconductive-type drift region; a first-electroconductive-type emitter region that is provided above the drift region inside the semiconductor substrate and that has a higher doping concentration than the drift region; a second-electroconductive-type base region provided between the emitter region and the drift region inside the semiconductor substrate; a first-electroconductive-type first storage region that is provided between the base region and the drift region inside the semiconductor substrate and that has a higher doping concentration than the drift region; a plurality of trench parts that are provided so as to penetrate the emitter region, the base region, and the first storage region from an upper surface of the semiconductor substrate, the trench part having an electroconductive part provided therein; and a capacitance adding part that is provided below the first storage region and that adds a gate-collector capacitance.
(FR) L'invention concerne un dispositif à semi-conducteur comprenant : un substrat semi-conducteur comprenant une région de dérive de premier type d'électro-conductivité; une région émettrice de premier type d'électro-conductivité qui est disposée au-dessus de la région de dérive à l'intérieur du substrat semi-conducteur et qui a une concentration de dopage supérieure à celle de la région de dérive; une région de base de second type d'électro-conductivité disposée entre la région émettrice et la région de dérive à l'intérieur du substrat semi-conducteur; une première région de stockage de premier type d'électro-conductivité qui est disposée entre la région de base et la région de dérive à l'intérieur du substrat semi-conducteur et qui a une concentration de dopage supérieure à celle de la région de dérive; une pluralité de parties de tranchée qui sont disposées de manière à pénétrer dans la région émettrice, la région de base et la première région de stockage à partir d'une surface supérieure du substrat semi-conducteur, la partie de tranchée ayant une partie électro-conductrice prévue dans celle-ci; et une partie d'addition de capacitance qui est disposée au-dessous de la première région de stockage et qui ajoute une capacitance de grille-collecteur.
(JA) 第1導電型のドリフト領域を有する半導体基板と、半導体基板の内部においてドリフト領域の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、半導体基板の内部においてエミッタ領域とドリフト領域の間に設けられた第2導電型のベース領域と、半導体基板の内部においてベース領域とドリフト領域の間に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型の第1の蓄積領域と、半導体基板の上面からエミッタ領域、ベース領域および第1の蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部と、第1の蓄積領域よりも下方に設けられ、ゲート-コレクタ間容量を付加する容量付加部とを備える半導体装置を提供する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)