WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018029981) SEMICONDUCTOR SENSOR AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/029981 International Application No.: PCT/JP2017/022096
Publication Date: 15.02.2018 International Filing Date: 15.06.2017
IPC:
B29C 45/14 (2006.01) ,B29C 45/26 (2006.01) ,H01L 21/56 (2006.01)
Applicants: DENSO CORPORATION[JP/JP]; 1-1, Showa-cho, Kariya-city Aichi 4488661, JP
Inventors: TANAKA Masaaki; JP
Agent: JIN Shunji; JP
Priority Data:
2016-15853412.08.2016JP
Title (EN) SEMICONDUCTOR SENSOR AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF DE CAPTEUR À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体センサ及びその製造方法
Abstract: front page image
(EN) Disclosed is a semiconductor sensor manufacturing method wherein an upper molding die (220) has a pair of protruding sections (224) so as to sandwich a semiconductor chip (120), said protruding sections being at positions closest to the second space (240) side in wall surface (225) portions facing side surfaces (122) of the semiconductor chip (120). Since gaps (231) between side surfaces (122) of the semiconductor chip (120) and the upper molding die (220) are narrowed by means of the pair of protruding sections (224), a flow of a resin material (143) from a first space (230) to a second space (240) can be slowed. Consequently, the first space (230) is filled with the resin material (143) before the second space (240), and the whole film (300) portion corresponding to the first space (230) is adhered to the upper molding die (220), then, the second space (240) is filled with the resin material (143).
(FR) Procédé de fabrication de capteur à semi-conducteurs dans lequel une matrice de moulage supérieure (220) comporte une paire de sections saillantes (224) de façon à prendre en sandwich une puce à semi-conducteurs (120), lesdites sections saillantes se trouvant dans les positions les plus proches du côté second espace (240) dans des parties de surface de paroi (225) faisant face aux surfaces latérales (122) de la puce à semi-conducteurs (120). Étant donné que des espaces (231) entre les surfaces latérales (122) de la puce à semi-conducteurs (120) et la matrice de moulage supérieure (220) sont rétrécis au moyen de la paire de sections saillantes (224), un écoulement d'un matériau de résine (143) depuis un premier espace (230) vers un second espace (240) peut être ralenti. Par conséquent, le premier espace (230) est rempli du matériau de résine (143) avant le second espace (240), et la totalité de la partie film (300) correspondant au premier espace (230) est collée à la matrice de moulage supérieure (220), puis le second espace (240) est rempli du matériau de résine (143).
(JA) 半導体センサの製造方法において、上型(220)は、壁面(225)のうち半導体チップ(120)の側面(122)に対向する部分において最も第2空間部(240)側の位置に、半導体チップ(120)を挟むように突出する一対の凸部(224)を有する。一対の凸部(224)によって半導体チップ(120)の側面(122)と上型(220)との隙間(231)の間隔を狭くしているので、第1空間部(230)から第2空間部(240)への樹脂材料(143)の流れを滞らせることができる。これにより、第2空間部(240)よりも先に第1空間部(230)に樹脂材料(143)を充填し、フィルム(300)のうち第1空間部(230)に対応する部分の全体を上型(220)に密着させた後に第2空間部(240)に樹脂材料(143)を充填する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)