WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018026578) IMPEDANCE AND SWING CONTROL FOR VOLTAGE-MODE DRIVER
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/026578    International Application No.:    PCT/US2017/043770
Publication Date: 08.02.2018 International Filing Date: 25.07.2017
Chapter 2 Demand Filed:    15.02.2018    
IPC:
H03K 19/0185 (2006.01), H04L 25/02 (2006.01)
Applicants: XILINX, INC. [US/US]; Attn: Legal Dept. 2100 Logic Drive San Jose, CA 95124 (US)
Inventors: LIM, Siok, Wei; (US).
CHAN, Kok, Lim; (US).
TAN, Kee, Hian; (US).
ZHAO, Hongyuan; (US).
KOAY, Chin, Yang; (US).
FRANS, Yohan; (US).
CHANG, Kun-yung; (US).
NARANG, Nakul; (US)
Agent: HSU, Frederick; (US).
LIU, Justin; (US).
PARANDOOSH, David, A.; (US)
Priority Data:
15/234,584 11.08.2016 US
15/227,853 03.08.2016 US
15/234,667 11.08.2016 US
Title (EN) IMPEDANCE AND SWING CONTROL FOR VOLTAGE-MODE DRIVER
(FR) COMMANDE D'IMPÉDANCE ET DE COMMUTATION POUR CIRCUIT D'ATTAQUE EN MODE TENSION
Abstract: front page image
(EN)A driver circuit includes a plurality of output circuits (208) coupled in parallel between a differential input (Inn, Inp) and a differential output (Txn, Txp) and having a first common node (VrefP) and a second common node (Vrefn). Each of the plurality of output circuits includes a series combination of a pair of inverters (Mp1, MP2 and Mn1, Mn2) and a pair of resistors (Rp, Rn), coupled between the differential input and the differential output; first source terminals of the pair of inverters coupled to the first common node; and second source terminals of the pair of inverters coupled to the second common node. The driver circuit further includes a first voltage regulator (2101) having an output coupled to the first common node of the plurality of output circuits; a second voltage regulator (2102) having an output coupled to the second common node of the plurality of circuits; and a current compensation circuit (206) coupled between the outputs of the first voltage regulator and the second voltage regulator.
(FR)La présente invention concerne un circuit d'attaque comprenant une pluralité de circuits de sortie (208) couplés en parallèle entre une entrée différentielle (Inn, Inp) et une sortie différentielle (Txn, Txp) et ayant un premier nœud commun (VrefP) et un second nœud commun (Vrefn). Chacun de la pluralité de circuits de sortie comprend une combinaison en série d'une paire d'inverseurs (Mp1, MP2 et Mn1, Mn2) et une paire de résistances (Rp, Rn), couplée entre l'entrée différentielle et la sortie différentielle ; des premières bornes de source de la paire d'inverseurs couplées au premier nœud commun ; et des secondes bornes de source de la paire d'inverseurs couplées au second nœud commun. Le circuit d'attaque comprend en outre un premier régulateur de tension (2101) dont une sortie est couplée au premier nœud commun de la pluralité de circuits de sortie ; un second régulateur de tension (2102) doté d'une sortie couplée au second nœud commun de la pluralité de circuits ; et un circuit de compensation de courant (206) couplé entre les sorties du premier régulateur de tension et du second régulateur de tension.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)