WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018026004) SUPPORT SUBSTRATE, LAMINATE WITH SUPPORT SUBSTRATE, AND METHOD FOR MANUFACTURING PACKAGE SUBSTRATE FOR MOUNTING SEMICONDUCTOR ELEMENT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/026004    International Application No.:    PCT/JP2017/028432
Publication Date: 08.02.2018 International Filing Date: 04.08.2017
IPC:
H01L 23/12 (2006.01), H05K 3/46 (2006.01)
Applicants: MITSUBISHI GAS CHEMICAL COMPANY, INC. [JP/JP]; 5-2, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008324 (JP)
Inventors: HIRANO, Syunsuke; (JP).
KATO, Yoshihiro; (JP).
OGASHIWA, Takaaki; (JP).
KAWASHITA, Kazuaki; (JP).
NAKAJIMA, Youichi; (JP)
Agent: INABA, Yoshiyuki; (JP).
ONUKI, Toshifumi; (JP).
NAITO, Kazuhiko; (JP)
Priority Data:
2016-154890 05.08.2016 JP
2017-086338 25.04.2017 JP
Title (EN) SUPPORT SUBSTRATE, LAMINATE WITH SUPPORT SUBSTRATE, AND METHOD FOR MANUFACTURING PACKAGE SUBSTRATE FOR MOUNTING SEMICONDUCTOR ELEMENT
(FR) SUBSTRAT DE SUPPORT, STRATIFIÉ AVEC SUBSTRAT DE SUPPORT, ET PROCÉDÉ DE FABRICATION D'UN SUBSTRAT DE BOÎTIER POUR MONTER UN ÉLÉMENT SEMI-CONDUCTEUR
(JA) 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
Abstract: front page image
(EN)A method for manufacturing a package substrate for mounting a semiconductor element, including: a first laminate readying step for readying a first laminate having a resin layer, an adhesive layer provided on at least the side of one surface of the resin layer and provided with a peeling means, and a first metal layer provided on the adhesive layer; a first wiring formation step for etching the first metal layer and forming a first wiring conductor on the first laminate; a second laminate formation step for laminating an insulating resin layer and a second metal layer in the sequence listed on the surface of the first laminate on which the first wiring conductor is provided, and forming a second laminate; a second wiring formation step for forming, in the insulating resin layer, a non-penetrating hole reaching the first wiring conductor, performing electroplating and/or electroless plating on the insulating resin layer in which the non-penetrating hole is formed, and forming a second wiring conductor on the insulating resin layer; and a peeling step for peeling at least the resin layer from the second laminate on which the second wiring conductor is formed.
(FR)L'invention porte sur un procédé de fabrication d'un substrat de boîtier pour monter un élément semi-conducteur, comprenant : une première étape de préparation de stratifié pour préparer un premier stratifié ayant une couche de résine, une couche adhésive disposée sur au moins le côté d'une surface de la couche de résine et pourvue d'un moyen de pelage, et une première couche métallique disposée sur la couche adhésive; une première étape de formation de câblage pour graver la première couche métallique et former un premier conducteur de câblage sur le premier stratifié; une seconde étape de formation de stratifié pour stratifier une couche de résine isolante et une seconde couche métallique dans la séquence figurant sur la surface du premier stratifié sur lequel le premier conducteur de câblage est fourni, et formant un second stratifié; une seconde étape de formation de câblage pour former, dans la couche de résine isolante, un trou non pénétrant atteignant le premier conducteur de câblage, effectuant un dépôt par galvanoplastie et/ou un dépôt sans électricité sur la couche de résine isolante dans laquelle le trou non pénétrant est formé, formant un second conducteur de câblage sur la couche de résine isolante; et une étape de pelage pour décoller au moins la couche de résine du second stratifié sur lequel le second conducteur de câblage est formé.
(JA)樹脂層と、前記樹脂層の少なくとも一方の面側に設けられ且つ剥離手段を備えた接着層と、前記接着層上に設けられた第1の金属層と、を有する第1の積層体を準備する第1の積層体準備工程と、前記第1の金属層をエッチングして、前記第1の積層体に第1の配線導体を形成する第1の配線形成工程と、前記第1の積層体の前記第1の配線導体が設けられた面に、絶縁樹脂層と第2の金属層とをこの順で積層して、第2の積層体を形成する第2の積層体形成工程と、前記絶縁樹脂層に前記第1の配線導体に達する非貫通孔を形成し、前記非貫通孔が形成された前記絶縁樹脂層に電解めっき及び/又は無電解めっきを施して、前記絶縁樹脂層上に第2の配線導体を形成する第2の配線形成工程と、前記第2の配線導体が形成された前記第2の積層体から、少なくとも前記樹脂層を剥離する剥離工程と、を含む半導体素子搭載用パッケージ基板の製造方法。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)