WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018025901) SWITCHING REGULATOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/025901    International Application No.:    PCT/JP2017/028004
Publication Date: 08.02.2018 International Filing Date: 02.08.2017
IPC:
H02M 3/155 (2006.01)
Applicants: ROHM CO., LTD. [JP/JP]; 21, Saiin Mizosaki-Cho, Ukyo-Ku, Kyoto-Shi, Kyoto 6158585 (JP)
Inventors: HASHIGUCHI Shingo; (JP).
TATEISHI Tetsuo; (JP)
Agent: SANO PATENT OFFICE; 5F, Tenmabashi-Yachiyo Bldg. Bekkan, 2-6, Tenmabashi-Kyomachi, Chuo-Ku, Osaka-Shi, Osaka 5400032 (JP)
Priority Data:
2016-153908 04.08.2016 JP
Title (EN) SWITCHING REGULATOR
(FR) RÉGULATEUR À DÉCOUPAGE
(JA) スイッチングレギュレータ
Abstract: front page image
(EN)A switching regulator control circuit, having: a slope circuit 3 for generating a slope voltage VSLP on the basis of a clock signal CLK of a prescribed frequency; an error amplifier 1 for generating an error signal Vc corresponding to the difference between a reference voltage VREF and a voltage VFB corresponding to the output voltage of a switching regulator; a comparator 4 for comparing the error signal Vc and the slope voltage VSLP; and an RS flip-flop 6 set on the basis of the clock signal CLK and reset by a signal outputted by the comparator 4. The timing at which the RS flip-slop 6 is set is delayed with respect to the timing at which the sloping of the slope voltage VSLP is started.
(FR)Un circuit de commande de régulateur à découpage comprend : un circuit de pente 3 permettant de générer une tension de pente VSLP sur la base d'un signal d'horloge CLK d'une fréquence prescrite ; un amplificateur d'erreur 1 permettant de générer un signal d'erreur Vc correspondant à la différence entre une tension de référence VREF et une tension VFB correspondant à la tension de sortie d'un régulateur à découpage ; un comparateur 4 destiné à comparer le signal d'erreur Vc et la tension de pente VSLP ; et une bascule RS 6 réglée sur la base du signal d'horloge CLK et remise à zéro par un signal émis par le comparateur 4. La temporisation à laquelle la bascule RS 6 est réglée est retardée par rapport à la temporisation à laquelle la pente de la tension de pente VSLP est commencée.
(JA)スイッチングレギュレータ制御回路は、所定周波数のクロック信号CLKに基づいてスロープ電圧VSLPを生成するスロープ回路3と、スイッチングレギュレータの出力電圧に応じた電圧VFBと基準電圧VREFとの差分に応じた誤差信号Vcを生成するエラーアンプ1と、スロープ電圧VSLPと誤差信号Vcを比較するコンパレータ4と、クロック信号CLKに基づいてセットされ、コンパレータ4の出力信号によってリセットされるRSフリップフロップ6と、を有する。RSフリップフロップ6がセットされるタイミングがスロープ電圧VSLPの傾斜が開始するタイミングに対して遅延する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)