Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018025412) DRIVE CIRCUIT AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/025412 International Application No.: PCT/JP2016/073150
Publication Date: 08.02.2018 International Filing Date: 05.08.2016
IPC:
G09G 3/36 (2006.01) ,G09G 3/20 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
Applicants:
堺ディスプレイプロダクト株式会社 SAKAI DISPLAY PRODUCTS CORPORATION [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumicho, Sakai-ku, Sakai-shi, Osaka 5908522, JP
Inventors:
▲高▼橋 佳久 TAKAHASHI, Yoshihisa; JP
Agent:
河野 英仁 KOHNO, Hideto; JP
河野 登夫 KOHNO, Takao; JP
Priority Data:
Title (EN) DRIVE CIRCUIT AND DISPLAY DEVICE
(FR) CIRCUIT D'ATTAQUE ET DISPOSITIF D'AFFICHAGE
(JA) 駆動回路及び表示装置
Abstract:
(EN) Provided are a drive circuit capable of eliminating a malfunction of the circuit, and a display device. Each of a plurality of shift resistors is provided with: an output switching element, in which a predetermined clock signal is inputted to a first terminal to be controlled, and a drive signal is outputted from a second terminal to be controlled; and a first input switching element, in which a set signal to be at a high level during a predetermined set period is inputted to the first terminal to be controlled, and the second terminal to be controlled is connected to a control terminal of the output switching element. Some shift resistors among the shift resistors are provided with a control switching element wherein: the first terminal to be controlled is connected to either an output control node, to which the second terminal to be controlled of the first input switching element, and the control terminal of the output switching terminal are connected, or the second terminal to be controlled of the output switching element; and the second terminal to be controlled is connected to a predetermined potential. A first clear signal to be at a high level prior to the rise time of a predetermined clock signal is inputted to the control terminal of the control switching element.
(FR) L'invention concerne un circuit d'attaque apte à éliminer un dysfonctionnement du circuit, et un dispositif d'affichage. Chaque résistance d'une pluralité de résistances de décalage comporte : un élément de commutation de sortie, dans lequel un signal d'horloge prédéterminé est entré dans une première borne à commander, et un signal de commande est émis par une seconde borne à commander ; et un premier élément de commutation d'entrée, dans lequel un signal de réglage devant être à un niveau élevé pendant une période de réglage prédéterminée est entré dans la première borne à commander, et la seconde borne à commander est connectée à une borne de commande de l'élément de commutation de sortie. Certaines résistances de décalage parmi les résistances de décalage comportent un élément de commutation de commande dans lequel : la première borne à commander est connectée soit à un nœud de commande de sortie, auquel la seconde borne à commander du premier élément de commutation d'entrée et la borne de commande de la borne de commutation de sortie sont connectées, soit à la seconde borne à commander de l'élément de commutation de sortie ; et la seconde borne à commander est connectée à un potentiel prédéterminé. Un premier signal libre devant être à un niveau élevé avant le temps de montée d'un signal d'horloge prédéterminé est entré dans la borne de commande de l'élément de commutation de commande.
(JA) 回路の誤動作を防止することができる駆動回路及び表示装置を提供する。 複数のシフトレジスタそれぞれは、第一被制御端子に所定のクロック信号が入力され、第二被制御端子から駆動信号を出力する出力用スイッチング素子と、第一被制御端子に所定のセット期間にハイレベルとなるセット信号が入力され、第二被制御端子が出力用スイッチング素子の制御端子に接続された第一入力用スイッチング素子とを備え、複数のシフトレジスタのうちの一部のシフトレジスタは、第一入力用スイッチング素子の第二被制御端子と出力用スイッチング素子の制御端子とが接続された出力制御ノード、又は出力用スイッチング素子の第二被制御端子のいずれかに第一被制御端子が接続され、第二被制御端子が所定電位に接続された制御用スイッチング素子を備え、制御用スイッチング素子の制御端子に、所定のクロック信号の立ち上がり時点以前にハイレベルとなる第一クリア信号が入力される。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)