WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018020961) SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE EVALUATION METHOD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/020961    International Application No.:    PCT/JP2017/024362
Publication Date: 01.02.2018 International Filing Date: 03.07.2017
IPC:
H01L 21/265 (2006.01), H01L 21/20 (2006.01), H01L 21/336 (2006.01), H01L 21/66 (2006.01), H01L 29/78 (2006.01)
Applicants: SHIN-ETSU HANDOTAI CO.,LTD. [JP/JP]; 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004 (JP)
Inventors: OHTSUKI Tsuyoshi; (JP).
NAKASUGI Sunao; (JP).
TAKENO Hiroshi; (JP).
SUZUKI Katsuyoshi; (JP)
Agent: YOSHIMIYA Mikio; (JP).
KOBAYASHI Toshihiro; (JP)
Priority Data:
2016-145979 26.07.2016 JP
Title (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE EVALUATION METHOD
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ D’ÉVALUATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法及び半導体装置の評価方法
Abstract: front page image
(EN)The present invention provides a semiconductor device manufacturing method comprising forming a fin structure portion on a semiconductor silicon substrate, performing ion injection into the fin structure portion, and then performing recovery heat processing on the semiconductor silicon substrate to re-crystalize silicon in the fin structure portion. The semiconductor device manufacturing method is characterized in that the fin structure portion is processed in such a way that an end face of the {111} plane of the semiconductor silicon does not appear on a side wall of the fin structure portion that is formed. In this way, the semiconductor device manufacturing method prevents introduction of defects into the fin structure portion when the fin structure portion is subjected to ion injection and the recovery heat processing is performed.
(FR)La présente invention concerne un procédé de fabrication de dispositif à semi-conducteur consistant à former une partie de structure d'ailette sur un substrat de silicium semi-conducteur, à effectuer une injection d'ions dans la partie de structure d'ailette, puis à effectuer un traitement thermique de récupération sur le substrat de silicium semi-conducteur afin de recristalliser le silicium dans la partie de structure d'ailette. Le procédé de fabrication de dispositif à semi-conducteur est caractérisé en ce que la partie de structure d'ailette est traitée de telle sorte qu'une face d'extrémité du plan {111} du silicium semi-conducteur n'apparaît pas sur une paroi latérale de la partie de structure d'ailette qui est formée. De cette manière, le procédé de fabrication de dispositif à semi-conducteur empêche l'introduction de défauts dans la partie de structure d'ailette lorsque la partie de structure d'ailette est soumise à une injection d'ions et que le traitement thermique de récupération est effectué.
(JA)本発明は、半導体シリコン基板上に、Fin構造部を形成し、該Fin構造部にイオン注入を行った後、半導体シリコン基板に回復熱処理を行い、Fin構造部のシリコンを再結晶化する半導体装置の製造方法であって、形成するFin構造部の側壁に半導体シリコンの{111}面の端面が現れないようにFin構造部を加工することを特徴とする半導体装置の製造方法である。これにより、Fin構造部にイオン注入し、回復熱処理を行う際、Fin構造部への欠陥導入を防ぐことができる半導体装置の製造方法が提供される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)