WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018020605) INJECTION-LOCKED PLL CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/020605    International Application No.:    PCT/JP2016/072018
Publication Date: 01.02.2018 International Filing Date: 27.07.2016
IPC:
H03L 7/099 (2006.01), H03L 7/095 (2006.01)
Applicants: SOCIONEXT INC. [JP/JP]; 2-10-23 Shin-Yokohama, Kohoku-ku, Yokohama-shi, Kanagawa 2220033 (JP)
Inventors: SATO, Hajime; (JP).
ARUGA, Kenta; (JP)
Agent: HATTORI, Kiyoshi; (JP)
Priority Data:
Title (EN) INJECTION-LOCKED PLL CIRCUIT
(FR) CIRCUIT PLL VERROUILLÉ PAR INJECTION
(JA) 注入同期型PLL回路
Abstract: front page image
(EN)The present invention facilitates phase control. A PFD (2) outputs a detection signal based on the phase difference or frequency difference between a reference signal (RCK) and a feedback signal (FB), a charge pump circuit (3) outputs a pulse signal on the basis of the detection signal, and a loop filter (4) outputs a control voltage on the basis of the pulse signal. A VCO (5) includes a ring oscillator in which a plurality of delay element units (5a1-5a3) including a plurality of parallel connected delay elements (for example, inverter circuits (5b1, 5c1)) are serially connected in a ring shape, and controls the frequency of an output signal (X) of the ring oscillator on the basis of the control voltage, and further controls the phase of the output signal (X) of the ring oscillator by controlling, on the basis of the detection signal, the number of those ones of the plurality of delay elements which are to operate. A frequency division circuit (6) frequency-divides the output signal (X) to generate and output the feedback signal (FB).
(FR)La présente invention permet de faciliter la commande de phase. Selon l'invention, un PFD (2) émet un signal de détection en fonction de la différence de phase ou de fréquence entre un signal de référence (RCK) et un signal de rétroaction (FB), un circuit de pompe de charge (3) émet un signal d'impulsion en fonction du signal de détection, et un filtre à boucle (4) fournit une tension de commande en fonction du signal d'impulsion. Un VCO (5) comprend un oscillateur en anneau dans lequel une pluralité d'unités d'éléments à retard (5a1-5a3), comprenant une pluralité d'éléments à retard connectés en parallèle (par exemple des circuits inverseurs (5b1, 5c1)), sont connectées en série sous une forme annulaire, et commande la fréquence d'un signal de sortie (X) de l'oscillateur en anneau sur la base de la tension de commande, et commande en outre la phase du signal de sortie (X) de l'oscillateur en anneau en commandant, sur la base du signal de détection, le nombre d'éléments de la pluralité d'éléments à retard qui doivent fonctionner. Un circuit de division de fréquence (6) divise en fréquence le signal de sortie (X) afin de générer, puis d'émettre le signal de rétroaction (FB).
(JA)位相制御を容易にすることができる。 PFD(2)は、参照信号(RCK)と帰還信号(FB)との位相差または周波数差に基づく検出信号を出力し、チャージポンプ回路(3)は、その検出信号に基づいてパルス信号を出力し、ループフィルタ(4)は、そのパルス信号に基づいて制御電圧を出力する。VCO(5)は、並列に接続された複数の遅延素子(たとえば、インバータ回路(5b1,5c1))を含む遅延素子部(5a1~5a3)がリング状に複数直列に接続されたリングオシレータを含み、制御電圧に基づきリングオシレータの出力信号(X)の周波数を制御するとともに、上記の検出信号に基づき複数の遅延素子のうち、動作する個数を制御することでリングオシレータの出力信号(X)の位相を制御する。分周回路(6)は、上記の出力信号(X)を分周することで帰還信号(FB)を生成し、帰還信号(FB)を出力する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)