WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018019233) OPERATION METHOD AND SECURITY CHIP
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/019233    International Application No.:    PCT/CN2017/094332
Publication Date: 01.02.2018 International Filing Date: 25.07.2017
IPC:
H04L 9/00 (2006.01)
Applicants: HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building, Bantian,Longgang District Shenzhen, Guangdong 518129 (CN)
Inventors: HU, Cui; (CN).
TAN, ZhuFeng; (CN).
SUN, Shaojie; (CN)
Agent: SCIHEAD IP LAW FIRM; Room 1508, Huihua Commercial & Trade Building No. 80, XianLie Zhong Road,Yuexiu District Guangzhou, Guangdong 510070 (CN)
Priority Data:
201610594595.7 26.07.2016 CN
Title (EN) OPERATION METHOD AND SECURITY CHIP
(FR) PROCÉDÉ DE FONCTIONNEMENT ET PUCE DE SÉCURITÉ
(ZH) 一种运算方法和安全芯片
Abstract: front page image
(EN)Disclosed in an embodiment of the present invention is an operation method. The method is applied to a security chip. The security chip comprises an input/output interface, a decryption circuit, a microprocessor, and an operational unit. The method comprises: an input/output interface obtains an input ciphertext; a decryption circuit executes a modular-exponentiation operation according to the ciphertext and preset operation parameters; and a microprocessor uses an operation result obtained in the modular-exponentiation operation as a cleartext obtained by decryption, wherein the step that the decryption circuit executes the modular-exponentiation operation according to the ciphertext and the preset operation parameters particularly comprises the substeps: the decryption circuit decomposes the modular-exponentiation operation into a first operation iterated for multiple times, the first operation being a modular square operation or a modular multiplication operation; and the decryption circuit sends the ciphertext and the operation parameters to an operational unit, and the operational unit carries out the first operation according to the ciphertext and the preset operation parameters so as to obtain a modular square value or a modular multiplication value. Correspondingly, also disclosed in an embodiment of the present invention is a security chip. By using the present invention, resistance to a SPA attack can be implemented, and the security is improved.
(FR)La présente invention concerne un procédé de fonctionnement. Le procédé est appliqué à une puce de sécurité. La puce de sécurité comprend une interface d'entrée/sortie, un circuit de décryptage, un microprocesseur et une unité fonctionnelle. Le procédé comprend les étapes suivantes : une interface d'entrée/sortie obtient un cryptogramme d'entrée ; un circuit de décryptage exécute une opération d'exponentiation modulaire conformément au cryptogramme et aux paramètres de fonctionnement prédéfinis ; et un microprocesseur utilise un résultat d'opération obtenu dans l'opération d'exponentiation modulaire sous la forme d'un texte en clair obtenu par décryptage, le circuit de décryptage exécutant l'opération d'exponentiation modulaire conformément au cryptogramme et aux paramètres d'opérations prédéfinis comprend les sous-étapes suivantes : le circuit de décryptage décompose l'opération d'exponentiation modulaire en une première opération répétée à plusieurs reprises, la première opération étant une opération carrée modulaire ou une opération de multiplication modulaire ; et le circuit de décryptage envoie le cryptogramme et les paramètres d'opération à une unité opérationnelle, et l'unité opérationnelle réalise la première opération conformément au cryptogramme et aux paramètres d'opération prédéfinis de façon à obtenir une valeur carrée modulaire ou une valeur de multiplication modulaire. La présente invention, selon un mode de réalisation, concerne également une puce de sécurité. Grâce à la présente invention, la résistance à une attaque SPA peut être mise en œuvre et la sécurité est améliorée.
(ZH)本发明实施例公开了一种运算方法,所述方法应用于安全芯片,所述安全芯片包括输入/输出接口、解密电路、微处理器和运算器,包括:输入/输出接口获取输入的密文;解密电路根据密文和预设的运算参数执行模幂运算;微处理器将模幂运算获得的运算结果,作为解密得到的明文;其中,解密电路根据密文和预设的运算参数执行模幂运算具体为,解密电路将模幂运算分解为多次迭代的第一运算,第一运算为模方运算或者模乘运算;解密电路将密文和运算参数发送至运算器,运算器根据密文和运算参数进行第一运算获得模方值或者模乘值。相应的,本发明实施例还公开了一种安全芯片。采用本发明,可以实现抵抗SPA攻击,提高安全性。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)