WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018018893) THIN FILM TRANSISTOR AND PREPARATION METHOD THEREFOR, AND ARRAY SUBSTRATE AND DISPLAY APPARATUS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/018893    International Application No.:    PCT/CN2017/076276
Publication Date: 01.02.2018 International Filing Date: 10.03.2017
IPC:
H01L 29/786 (2006.01), H01L 29/06 (2006.01), H01L 29/10 (2006.01), H01L 21/336 (2006.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd. Chaoyang District Beijing 100015 (CN).
HEFEI BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; No.2177 Tonglingbei Road Hefei, Anhui 230012 (CN)
Inventors: AN, Hui; (CN).
XU, Dezhi; (CN).
DUAN, Xianxue; (CN)
Agent: CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; Suite 4-1105, No. 87, West 3rd Ring North Rd. Haidian District Beijing 100089 (CN)
Priority Data:
201610599762.7 27.07.2016 CN
Title (EN) THIN FILM TRANSISTOR AND PREPARATION METHOD THEREFOR, AND ARRAY SUBSTRATE AND DISPLAY APPARATUS
(FR) TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE PRÉPARATION, SUBSTRAT DE RÉSEAU ET APPAREIL D'AFFICHAGE
(ZH) 薄膜晶体管及其制备方法、阵列基板和显示装置
Abstract: front page image
(EN)A thin film transistor and a preparation method therefor, and an array substrate and a display apparatus. The method comprises: before forming various layers of structures of a thin film transistor, using a patterning process to form a strip-shaped protrusion portion (02) on a substrate, and then successively forming a gate electrode (03), a gate electrode insulation layer (04), an active layer (05) and source and drain electrodes (06, 07) on the strip-shaped protrusion portion, so that a thin film transistor with a channel corresponding to the shape of the strip-shaped protrusion portion in the width direction can be prepared. The channel of the thin film transistor has a concave-convex structure corresponding to the strip-shaped protrusion portion in the width direction, and where the projection area of the thin film transistor is unchanged, the width to length ratio can be increased, the conductive current of the thin film transistor can be increased, and the power consumption can be reduced; and where the same width to length ratio is maintained, the channel length can be reduced, and thus the aperture ratio of the display apparatus can be improved.
(FR)La présente invention concerne un transistor à couches minces et son procédé de préparation, un substrat de réseau et un appareil d'affichage. Le procédé consiste : avant la formation de diverses couches de structures d'un transistor à couches minces, à utiliser un processus de formation de motifs permettant de former une partie saillante en forme de bande (02) sur un substrat, puis à former successivement une électrode de grille (03), une couche d'isolation d'électrode de grille (04), une couche active (05) et des électrodes de source et déversoir (06, 07) sur la partie saillante en forme de bande, de telle sorte qu'un transistor à couches minces ayant un canal correspondant à la forme de la partie saillante en forme de bande dans le sens de la largeur peut être préparé. Le canal du transistor à couches minces présente une structure concave-convexe correspondant à la partie saillante en forme de bande dans le sens de la largeur, et à l'endroit où la zone de saillie du transistor à couches minces est inchangée, le rapport largeur/longueur peut être augmenté, le courant conducteur du transistor à couches minces peut être augmenté et la consommation d'énergie peut être réduite; à l'endroit où le même rapport largeur/longueur est maintenu, la longueur du canal peut être réduite, et ainsi le rapport d'ouverture de l'appareil d'affichage peut être amélioré.
(ZH)一种薄膜晶体管及其制备方法、阵列基板和显示装置,在形成薄膜晶体管的各层结构之前,利用构图工艺在衬底上形成条状凸出部(02),而后在条状凸出部上依次形成栅极(03)、栅极绝缘层(04)、有源层(05)、源漏极(06,07),即可制备出沟道在宽度方向上与条状凸出部形状对应的薄膜晶体管。薄膜晶体管的沟道在宽度方向具有与条状凸出部对应的凹凸结构,可以在薄膜晶体管投影面积不变的情况下,增加宽长比,增加薄膜晶体管的导通电流,减小功耗;在保持相同宽长比的情况下,能够减小沟道长度,进而提高显示装置的开口率。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)