WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018018491) METHOD AND SYSTEM FOR ALLOCATING VOLTAGE OF ELECTRONIC CHIP IN PLURALITY OF INTERVALS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/018491 International Application No.: PCT/CN2016/092035
Publication Date: 01.02.2018 International Filing Date: 28.07.2016
IPC:
G06F 9/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
46
Multiprogramming arrangements
50
Allocation of resources, e.g. of the central processing unit (CPU)
Applicants: ZHANG, Shengze[CN/CN]; CN
Inventors: ZHANG, Shengze; CN
Agent: SHENZHEN KEGUAN INTELLECTUAL PROPERTY AGENCY CO., LTD; Room 303, Building 5, Donghuayuan Nanhai Road, Nanshan District Shenzhen, Guangdong 518000, CN
Priority Data:
Title (EN) METHOD AND SYSTEM FOR ALLOCATING VOLTAGE OF ELECTRONIC CHIP IN PLURALITY OF INTERVALS
(FR) PROCÉDÉ ET SYSTÈME D'ATTRIBUTION D'UNE TENSION D'UNE PUCE ÉLECTRONIQUE DANS UNE PLURALITÉ D'INTERVALLES
(ZH) 多区间分配电子芯片电压的方法及系统
Abstract:
(EN) Disclosed are a method and system for allocating a voltage of an electronic chip in a plurality of intervals. The method comprises the following steps: dividing a thread quantity into a plurality of thread quantity intervals and dividing voltage values into a plurality of voltage value intervals according to the magnitude of the voltage values (S101); establishing a mapping relationship between the plurality of voltage value intervals and the thread quantity intervals (S102); and obtaining the quantity of threads corresponding to a current core, obtaining, in accordance with the quantity of the threads, the thread quantity interval corresponding thereto and the voltage value interval corresponding to the thread quantity interval, and adjusting the voltage of the core to the voltage value interval (S103). The method and system have the advantage of effectively controlling the voltage.
(FR) L'invention concerne un procédé et un système d'attribution d'une tension d'une puce électronique dans une pluralité d'intervalles. Le procédé comprend les étapes suivantes consistant à : diviser une quantité de fils en une pluralité d'intervalles de quantité de fils et diviser des valeurs de tension en une pluralité d'intervalles de valeurs de tension en fonction de l'intensité des valeurs de tension (S101) ; établir une relation de correspondance entre la pluralité d'intervalles de valeurs de tension et les intervalles de quantité de fils (S102) ; et obtenir la quantité de fils correspondant à un cœur actuel, obtenir en fonction de la quantité des fils l'intervalle de quantité de fils lui correspondant et l'intervalle de valeurs de tension correspondant à l'intervalle de quantité de fils et ajuster la tension du cœur à l'intervalle de valeurs de tension (S103). Le procédé et le système présentent l'avantage de réguler efficacement la tension.
(ZH) 一种多区间分配电子芯片电压的方法及系统,所述方法包括如下步骤:将线程数量划分成多个线程数量区间,按电压值的大小将电压值划分成多个电压值区间(S101);建立多个电压值区间和线程数量区间的映射关系(S102);获取当前核对应的线程的数量,依据该线程的数量获取其对应的线程数量区间以及该线程数量区间对应的电压值区间,将该核的电压调整至该电压值区间(S103)。该方法及系统具有对电压进行有效控制的优点。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)