US2016042984 FLUID LEVEL SENSORS

1. (WO2018017066) FLUID LEVEL SENSORS

National Phase

↓

Latest bibliographic data on file with the International Bureau ⇨ Submit observation

Pub. No.:		WO/2018/017066		International Application No.:		PCT/US2016/042984
Publication Date:		25.01.2018		International Filing Date:		19.07.2016

IPC:

B41J 2/175 (2006.01)

Applicants:

HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. [US/US]; 11445 Compaq Center Drive W. Houston, Texas 77070 (US)

Inventors:

ANDERSON, Daryl E.; (US).
GARDNER, James Michael; (US).
FISHER, Berkeley; (US).
LINN, Scott A.; (US)

Agent:

LEMMON, Marcus B.; (US)

Priority Data:

Title

(EN) FLUID LEVEL SENSORS
(FR) CAPTEURS DE NIVEAU DE FLUIDE

Abstract:

(EN)In one example, a fluid level sensor includes control logic, and an array of sensing locations to detect a level of fluid in a container. The array of sensing locations include a number of memory cells located at a number of sensing locations in the array of sensing locations, a word line coupled to the memory cells, a bit line coupled to the memory cells, and a pre-charge circuit coupled to the word line and the bit line. The control logic instructs a number FETs coupled to a bit line to disconnect from a number of the memory cells, and power up the memory cells to cause the memory cells to take a first state or a second state. The control logic outputs the state of the memory cells to a processing device. The state of the memory cells defines the level of the fluid in the container.
(FR)L’invention concerne, selon un exemple, un capteur de niveau de fluide comprenant une logique de commande, et un réseau d'emplacements de détection pour détecter un niveau de fluide dans un contenant. Le réseau d'emplacements de détection comprend un certain nombre de cellules de mémoire situées en un certain nombre d'emplacements de détection dans le réseau d'emplacements de détection, un canal mot couplé aux cellules de mémoire, un canal bit couplé aux cellules de mémoire, et un circuit de précharge couplé au canal mot et au canal bit. La logique de commande ordonne à un nombre de transistors à effet de champ (TEC) couplés à un canal bit de se déconnecter d'un certain nombre de cellules de mémoire, et de mettre sous tension les cellules de mémoire pour amener les cellules de mémoire à adopter un premier état ou un second état. La logique de commande délivre en sortie l'état des cellules de mémoire à un dispositif de traitement. L'état des cellules de mémoire définit le niveau du fluide dans le contenant.

Designated States:

AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

Publication Language:	English (EN)
Filing Language:	English (EN)

Default Search Form
Default Tab Search Form
Interface Language
Skins
Multiple Windows Interface
Tooltip Help
IPC Tooltip Help