WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018016170) DETECTION DEVICE AND METHOD FOR CONTROLLING DETECTION DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/016170    International Application No.:    PCT/JP2017/019203
Publication Date: 25.01.2018 International Filing Date: 23.05.2017
IPC:
G01N 27/22 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA [JP/JP]; 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522 (JP)
Inventors: IWATA, Noboru; (--).
ARIMURA, Tatsuhito; (--)
Agent: HARAKENZO WORLD PATENT & TRADEMARK; Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041 (JP)
Priority Data:
2016-144914 22.07.2016 JP
Title (EN) DETECTION DEVICE AND METHOD FOR CONTROLLING DETECTION DEVICE
(FR) DISPOSITIF DE DÉTECTION ET PROCÉDÉ DE COMMANDE DE DISPOSITIF DE DÉTECTION
(JA) 検出装置および検出装置の制御方法
Abstract: front page image
(EN)The present invention realizes a compact and highly sensitive detection device. A detection device (1) comprises a plurality of detection units (11a-11b) formed on a semiconductor circuit (10), an offset adjustment capacitor (101) that indicates a correction capacitance for correcting a detection capacitance detected by the detection units (11a-11b), an integrator (103) that acquires a differential value of the detection capacitance and the correction capacitance, and an A/D converter (105) for converting the differential value to a digital signal. The offset adjustment capacitor (101), the integrator (103), and the A/D converter (105) are formed on the semiconductor circuit (10).
(FR)La présente invention concerne un dispositif de détection compact et très sensible. Un dispositif de détection (1) comprend une pluralité d’unités de détection (11a-11b) formées sur un circuit à semi-conducteur (10), un condensateur d’ajustement de décalage (101) qui indique une capacité de correction pour corriger une capacité de détection détectée par les unités de détection (11a-11b), un intégrateur (103) qui acquiert une valeur différentielle de la capacité de détection et la capacité de correction, et un convertisseur A/N (105) pour convertir la valeur différentielle en signal numérique. Le condensateur de réglage de décalage (101), l’intégrateur (103) et le convertisseur A/N (105) sont formés sur le circuit à semi-conducteur (10).
(JA)小型かつ高感度な検出装置を実現する。検出装置(1)は、半導体回路(10)上に形成された複数の検出部(11a~11b)と、検出部(11a~11b)により検出された検出容量値を補正するための補正容量値を示すオフセット調整容量(101)と、検出容量値と補正容量値との差分値を取得する積分器(103)と、当該差分値をデジタル信号に変換するA/D変換器(105)とを備える。そして、オフセット調整容量(101)、積分器(103)、およびA/D変換器(105)は、半導体回路(10)に形成されている。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)