WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018015282) CIRCUIT ARRANGEMENT FOR CONTROLLING AN INDUCTIVE LOAD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/015282    International Application No.:    PCT/EP2017/067786
Publication Date: 25.01.2018 International Filing Date: 13.07.2017
IPC:
H01F 7/18 (2006.01), F02D 41/20 (2006.01), H03K 17/082 (2006.01)
Applicants: CONTINENTAL AUTOMOTIVE GMBH [DE/DE]; Vahrenwalder Straße 9 30165 Hannover (DE)
Inventors: CSOKA, Zoltan; (RO).
LUCA, Octavian; (RO)
Priority Data:
16465519.3 18.07.2016 EP
10 2016 213 200.8 19.07.2016 DE
Title (DE) SCHALTUNGSANORDNUNG ZUM ANSTEUERN EINER INDUKTIVEN LAST
(EN) CIRCUIT ARRANGEMENT FOR CONTROLLING AN INDUCTIVE LOAD
(FR) CIRCUIT DE COMMANDE D'UNE CHARGE INDUCTIVE
Abstract: front page image
(DE)Schaltungsanordnung zum Ansteuern einer induktiven Last Es wird eine Schaltungsanordnung zum Ansteuern einer an einen Lastanschluss (INJ_HS) anschließbaren induktiven Last (IL) beschrieben mit einem zwischen einem ersten Anschluss (UV) für ein hohes Potential einer ersten Versorgungsspannungsquelle (VSQ1) und dem Lastanschluss (INJ_HS) verschalteten ersten MOS-Feldeffekttransistor (T1), mit einer Serienschaltung aus einer Freilaufdiode (FD) und einem zweiten MOS-Feldeffekttransistor (T2), die zwischen dem Lastanschluss (INJ_HS) und einem zweiten Anschluss (GND) für ein niederes Potential der ersten Versorgungsspannungsquelle (VSQ1) ver- schaltet ist, wobei die Freilaufdiode (FD) mit ihrer Kathodemit dem Lastanschluss (INJ_HS) verbunden ist, wobei zwischen dem Drain-und dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) eine Serienschaltung aus zumindest einer in Sperrrichtung gepolten ersten Zenerdiode (ZD1) und einer in Flussrichtung gepolten ersten Diode (D1) verschaltet ist, und wobei ein erster Steuersignalanschluss (SA1) mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors (T2) und über eine UND-Schaltung (UND) mit dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) verbunden ist.
(EN)Disclosed is a circuit arrangement for controlling an inductive load (IL) that can be connected to a load connection (INJ_HS), the arrangement comprising: a first MOS field effect transistor (T1) connected between a first terminal (UV) for a high potential of a first supply voltage source (VSQ1) and the load connection (INJ_HS); a series circuit consisting of a free-wheeling diode (FD) and a second MOS field-effect transistor (T2), which is connected between the load connection (INJ_HS) and a second terminal (GND) for a lower potential of the first supply voltage source (VSQ1). The free-wheeling diode (FD) is connected by its cathode to the load connection (INJ_HS), a series circuit comprising at least one first Zener diode (ZD1), which is polarized in reverse direction, and a first diode (D1), which is polarized in the flow direction, is connected between the drain terminal and the gate terminal of the first MOS field-effect transistor (T1), and a first control signal connection (SA1) is connected to the gate terminal of the second MOS field-effect transistor (T2) and via an AND circuit (AND) to the gate terminal of the first MOS field-effect transistor.
(FR)L’invention concerne un circuit de commande d’une charge inductive (IL) pouvant être raccordée à une borne de charge (INJ_HS). Le circuit comprend un premier transistor à effet de champ MOS (T1) monté entre une première borne (UV) destiné à un potentiel élevé d’une première source de tension d’alimentation (VSQ1) et la borne de charge (INJ_HS), un circuit série constitué d’une diode de roue libre (FD) et un second transistor à effet de champ MOS (T2) monté entre la borne de charge (INJ_HS) et une seconde borne (GND) destinée à un potentiel bas de la première source de tension d’alimentation (VSQ1). La diode de roue libre (FD) est connectée par sa cathode à la borne de charge (INJ_HS). Un circuit série, constitué d’au moins une première diode Zener (ZD1) polarisée en sens inverse et d’une première diode (D1) polarisée en sens direct, est monté entre la borne de drain et la borne de grille du premier transistor à effet de champ MOS (T1), et une première borne de signal de commande (SA1) est reliée à la borne de grille du second transistor à effet de champ MOS (T2) et, par le biais d’une porte ET (UND), à la borne de grille du premier transistor à effet de champ MOS (T1).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)