WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018013614) WAFER-LEVEL ETCHING METHODS FOR PLANAR PHOTONICS CIRCUITS AND DEVICES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/013614 International Application No.: PCT/US2017/041604
Publication Date: 18.01.2018 International Filing Date: 11.07.2017
IPC:
H01L 21/67 (2006.01) ,H01S 5/026 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
67
Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
S
DEVICES USING STIMULATED EMISSION
5
Semiconductor lasers
02
Structural details or components not essential to laser action
026
Monolithically integrated components, e.g. waveguides, monitoring photo-detectors or drivers
Applicants: AYAR LABS, INC.[US/US]; 848 Folsom Street, Suite 102 San Francisco, CA 94107, US
Inventors: SUN, Chen; US
MEADE, Roy, Edward; US
WADE, Mark; US
WRIGHT, Alexandra; US
STOJANOVIC, Vladimir; US
Agent: WRIGHT, Kenneth, D.; US
Priority Data:
15/646,03910.07.2017US
62/361,49312.07.2016US
Title (EN) WAFER-LEVEL ETCHING METHODS FOR PLANAR PHOTONICS CIRCUITS AND DEVICES
(FR) PROCÉDÉS DE GRAVURE SUR TRANCHE POUR CIRCUITS ET DISPOSITIFS PHOTONIQUES PLANAIRES
Abstract:
(EN) A photoresist material is deposited, patterned, and developed on a backside of a wafer to expose specific regions on the backside of chips for etching. These specific regions are etched to form etched regions through the backside of the chips to a specified depth within the chips. The specified depth may correspond to an etch stop material. Etching of the backside of the wafer can also be done along the chip kerf regions to reduce stress during singulation/dicing of individual chips from the wafer. Etching of the backside of the chips can be done with the chips still part of the intact wafer. Or, the wafer having the pattered and developed photoresist on its backside can be singulated/diced before etching through the backside of the individual chips. The etched region(s) formed through the backside of a chip can be used for attachment of optical component(s) to the chip.
(FR) Un matériau de photorésine est déposé, modelé et développé sur la face arrière d'une tranche pour exposer des régions spécifiques sur la face arrière des puces à graver. Ces régions spécifiques sont gravées pour former des régions gravées à travers la face arrière des puces à une profondeur spécifiée à l'intérieur des puces. La profondeur spécifiée peut correspondre à un matériau d'arrêt de gravure. La gravure de la face arrière de la tranche peut également être réalisée le long des zones de saignée de la puce afin de réduire la contrainte lors de la séparation/du découpage en dés des puces individuelles à partir de la tranche. La gravure de la face arrière des puces peut être réalisée lorsque les puces font encore partie de la tranche intacte. Ou, la tranche ayant la photorésine à motifs et développée sur sa face arrière peut être séparée/découpée en dés avant la gravure à travers la face arrière des puces individuelles. La ou les régions gravées formées à travers la face arrière d'une puce peuvent être utilisées pour fixer un ou des composants optiques sur la puce.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)