WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018010084) ESD TESTING DEVICE, INTEGRATED CIRCUIT, AND METHOD APPLICABLE IN DIGITAL INTEGRATED CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/010084    International Application No.:    PCT/CN2016/089755
Publication Date: 18.01.2018 International Filing Date: 12.07.2016
IPC:
H02H 9/00 (2006.01)
Applicants: SHENZHEN GOODIX TECHNOLOGY CO., LTD. [CN/CN]; Floor 13, Phase B, Tengfei Industrial Building Futian Free Trade Zone Shenzhen, Guangdong 518000 (CN)
Inventors: WANG, Guangyao; (CN)
Agent: BEIJING HEADSTAY INTELLECTUAL PROPERTY INC.; LI, Jie 5A1-2, Huajie Plaza Building No. 1, Dazhongsi No. 13, Haidian District Beijing 100098 (CN)
Priority Data:
Title (EN) ESD TESTING DEVICE, INTEGRATED CIRCUIT, AND METHOD APPLICABLE IN DIGITAL INTEGRATED CIRCUIT
(FR) DISPOSITIF D'ANALYSE DE DES, CIRCUIT INTÉGRÉ, ET PROCÉDÉ APPLICABLE DANS UN CIRCUIT INTÉGRÉ NUMÉRIQUE
(ZH) 应用于数字集成电路的ESD检测装置、集成电路及方法
Abstract: front page image
(EN)An ESD detecting device, integrated circuit, and method applicable in a digital integrated circuit. The device of the present application comprises: check reading control module, configured as to launch a read operation with respect to a trigger collection module; a check operation module, configured as to receive a trigger value transmitted by the trigger collection module on the basis of the read operation, to perform a check calculation on the basis of the trigger value, and to determine, on the basis of a comparison between the check calculation result and a past check calculation result, whether an ESD overrun is present. The present application employs a simple circuit structure for detecting an ESD overrun, and obviates the need to take up resources of an external master controller, thus preventing other operations from being affected, increasing efficiency, and allowing the real-time discovery of an ESD overrun.
(FR)L'invention concerne un dispositif de détection de DES, un circuit intégré, et un procédé applicable dans un circuit intégré numérique. Le dispositif selon la présente invention comprend : un module de contrôle de lecture de vérification, servant à lancer une opération de lecture par rapport à un module de collecte de déclenchement; un module d'opération de vérification, servant à recevoir une valeur de déclenchement transmise par le module de collecte de déclenchement sur la base de l'opération de lecture, à effectuer un calcul de vérification sur la base de la valeur de déclenchement, et à déterminer, sur la base d'une comparaison entre le résultat de calcul de vérification et un résultat de calcul de vérification passé, si un excédent de DES est présent. La présente invention emploie une structure de circuit simple pour la détection d'un excédent de DES, et annule le besoin de prendre des ressources d'un contrôleur maître externe, évitant ainsi l'impact sur d'autres opérations, accroissant l'efficacité, et permettant la découverte en temps réel d'un excédent de DES.
(ZH)应用于数字集成电路的ESD检测装置、集成电路及方法。本申请装置,包括:校验读控制模块,配置为发起对触发器集合模块的读操作;校验运算模块,配置为接收所述触发器集合模块根据所述读操作所传输的触发器值,根据所述触发器值进行校验计算,并根据所述校验计算结果与历史校验计算结果的比较确定是否存在ESD超限。本申请采用简单的电路结构对ESD超限进行检测,无需占用外部主控制器的资源,从而不会影响其他操作,且提高效率,能够实时的发现ESD超限。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)