Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018009321) SYSTEMS, APPARATUSES, AND METHODS FOR SNOOPING PERSISTENT MEMORY STORE ADDRESSES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/009321 International Application No.: PCT/US2017/037562
Publication Date: 11.01.2018 International Filing Date: 14.06.2017
IPC:
G06F 12/0831 (2016.01)
[IPC code unknown for G06F 12/0831]
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
BAGHSORKHI, Sara S.; US
Agent:
NICHOLSON, David F.; US
Priority Data:
15/201,44602.07.2016US
Title (EN) SYSTEMS, APPARATUSES, AND METHODS FOR SNOOPING PERSISTENT MEMORY STORE ADDRESSES
(FR) SYSTÈMES, APPAREILS ET PROCÉDÉS POUR SURVEILLER DES ADRESSES DE STOCKAGE DE MÉMOIRE PERMANENTE
Abstract:
(EN) Systems, methods, and apparatuses for executing an instruction are described. In some embodiments, a decoder circuit decodes an instruction, wherein the instruction to include at least an opcode, a field for source operand, and a field for a destination operand. Execution circuitry executes the decoded instruction to determine if a tag from the address from the source operand matches a tag in a selected non-volatile memory address cache (NVMAC) cache line, wherein when there is a match a hit indication is stored in the destination operand, and when there is not a match, a no hit indication is stored in the destination operand and the NVMAC is updated with the tag from the address from the source operand.
(FR) La présente invention concerne des systèmes, des procédés et des appareils pour surveiller des adresses de stockage de mémoire permanente Dans certains modes de réalisation, un circuit décodeur décode une instruction, l'instruction comprenant au moins un code opération, un champ pour opérande source et un champ pour un opérande de destination. Un circuit d'exécution exécute l'instruction décodée pour déterminer si une étiquette de l'adresse provenant de l'opérande source correspond à une étiquette dans une ligne de cache de cache d'adresses de mémoire non volatile sélectionnée (NVMAC), dans laquelle lorsqu'il existe une correspondance, une indication de correspondance est stockée dans l'opérande de destination, et lorsqu'il n'y a pas de correspondance, une indication d'absence de correspondance est stockée dans l'opérande de destination et la NVMAC est mise à jour avec l'étiquette à partir de l'adresse provenant de l'opérande source.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)