WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018009291) SUBSTRATE WITH SUB-INTERCONNECT LAYER
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/009291 International Application No.: PCT/US2017/035838
Publication Date: 11.01.2018 International Filing Date: 02.06.2017
IPC:
H01L 23/498 (2006.01) ,H01L 21/48 (2006.01) ,H01L 23/538 (2006.01)
Applicants: INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors: GOH, Eng Huet; MY
SIR, Jiun Hann; MY
LIM, Min Suet; MY
YONG, Khang Choong; MY
Agent: OSBORNE, David W.; US
Priority Data:
15/201,38802.07.2016US
Title (EN) SUBSTRATE WITH SUB-INTERCONNECT LAYER
(FR) SUBSTRAT À COUCHE DE SOUS-INTERCONNEXION
Abstract: front page image
(EN) Electrical interconnect technology for a package substrate is disclosed. A substrate can include a first conductive element at least partially disposed in a first routing layer, and a second conductive element at least partially disposed in a second routing layer. The first and second routing layers are adjacent routing layers. The substrate can also include a third conductive element having first and second portions disposed in the first routing layer, and an intermediate third portion disposed in a "sub-interconnect layer" between the first and second routing layers.
(FR) La présente invention concerne une technologie d'interconnexion électrique destinée à un substrat de boîtier. Un substrat peut comprendre un premier élément conducteur au moins partiellement disposé dans une première couche d'acheminement, et un deuxième élément conducteur au moins partiellement disposé dans une seconde couche d'acheminement. Les première et seconde couches d'acheminement sont des couches d'acheminement adjacentes. Le substrat peut également comprendre un troisième élément conducteur dont les première et deuxième parties sont disposées dans la première couche d'acheminement, une troisième partie intermédiaire étant disposée dans une "couche de sous-interconnexion" entre les première et seconde couches d'acheminement.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)