Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018006446) THIN FILM TRANSISTOR ARRAY SUBSTRATE AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2018/006446 International Application No.: PCT/CN2016/090845
Publication Date: 11.01.2018 International Filing Date: 21.07.2016
IPC:
H01L 27/12 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27
Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02
including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
12
the substrate being other than a semiconductor body, e.g. an insulating body
Applicants:
深圳市华星光电技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区塘明大道9-2号 No. 9-2,Tangming Rd., Guangming New District Shenzhen, Guangdong 518132, CN
Inventors:
卢马才 LU, Macai; CN
Agent:
广州三环专利商标代理有限公司 SCIHEAD IP LAW FIRM; 中国广东省广州市 越秀区先烈中路80号汇华商贸大厦1508室 Room 1508, Huihua Commercial & Trade Building No. 80, Xianlie Zhong Road, Yuexiu District Guangzhou, Guangdong 510070, CN
Priority Data:
201610523648.605.07.2016CN
Title (EN) THIN FILM TRANSISTOR ARRAY SUBSTRATE AND METHOD FOR MANUFACTURING SAME
(FR) SUBSTRAT MATRICIEL DE TRANSISTORS À COUCHE MINCE ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(ZH) 薄膜晶体管阵列基板及其制造方法
Abstract:
(EN) Disclosed is a method for manufacturing a thin film transistor. The method comprises: successively forming, by means of deposition, a first passivation layer (16), an organic insulation layer (17) and a second passivation layer (18) on a gate electrode insulation layer (12), an active layer (13), a source electrode (14) and a drain electrode (15) of a substrate (10); coating a light resistance layer (19) on the second passivation layer (18), and performing a patterning process on the light resistance layer (19) so as to define patterns of a pixel electrode layer, a common electrode layer and a curing layer corresponding to the active layer; defining, by means of an etching process, the patterns of the pixel electrode layer, the common electrode layer and the curing layer on the second passivation layer (18), the organic insulation layer (17), the first passivation layer (16) and a part of the gate electrode insulation layer (12), and stripping the light resistance layer (19); and forming the common electrode layer (21) on the defined second passivation layer (18), and forming the pixel electrode layer (20) on the organic insulation layer (17) exposed by the second passivation layer (18).
(FR) L'invention concerne un procédé de fabrication d'un transistor à couche mince. Le procédé consiste : à former successivement, par dépôt, une première couche de passivation (16), une couche d'isolation organique (17) et une seconde couche de passivation (18) sur une couche d'isolation d'électrode de grille (12), une couche active (13), une électrode de source (14) et une électrode de drain (15) d'un substrat (10) ; à déposer une couche de résistance à la lumière (19) sur la seconde couche de passivation (18), puis à effectuer un processus de formation de motifs sur la couche de résistance à la lumière (19) afin de définir des motifs d'une couche d'électrode de pixel, d'une couche d'électrode commune et d'une couche de durcissement correspondant à la couche active ; à définir, par un processus de gravure, les motifs de la couche d'électrode de pixel, de la couche d'électrode commune et de la couche de durcissement sur la seconde couche de passivation (18), la couche d'isolation organique (17), la première couche de passivation (16) et une partie de la couche d'isolation d'électrode de grille (12), puis à décaper la couche de résistance à la lumière (19) ; et à former la couche d'électrode commune (21) sur la seconde couche de passivation (18) définie, puis à former la couche d'électrode de pixel (20) sur la couche d'isolation organique (17) exposée par la seconde couche de passivation (18).
(ZH) 一种薄膜晶体管的制造方法,其包括:在基板(10)的栅极绝缘层(12)、有源层(13)、源极(14)和漏极(15)上依次沉积形成第一钝化层(16)、有机绝缘层(17)及第二钝化层(18);在第二钝化层(18)上涂布光阻层(19),并对光阻层(19)进行构图工艺以定义像素电极层图案、公共电极层图案及与有源层相对的固化层图案;通过蚀刻工艺在所述第二钝化层(18)、有机绝缘层(17)、第一钝化层(16)及部分栅极绝缘层(12),定义像素电极层图案、公共电极层图案及固化层图案,剥离光阻层(19);在被定义的第二钝化(18)层上形成公共电极层(21),于露出第二钝化层(18)的有机绝缘层(17)上形成像素电极层(20)。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)
Also published as:
US20180175079