Processing

Please wait...

Settings

Settings

Goto Application

1. WO2018006048 - INTERACTIVE INCREMENTAL SYNTHESIS FLOW FOR INTEGRATED CIRCUIT DESIGN

Publication Number WO/2018/006048
Publication Date 04.01.2018
International Application No. PCT/US2017/040440
International Filing Date 30.06.2017
IPC
G06F 17/50 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
17Digital computing or data processing equipment or methods, specially adapted for specific functions
50Computer-aided design
CPC
G06F 2119/06
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2119Details relating to the type or aim of the analysis or the optimisation
06Power analysis or power optimisation
G06F 2119/12
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2119Details relating to the type or aim of the analysis or the optimisation
12Timing analysis or timing optimisation
G06F 30/327
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
32Circuit design at the digital level
327Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
G06F 30/34
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
34for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
G06F 30/392
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
39Circuit design at the physical level
392Floor-planning or layout, e.g. partitioning or placement
Applicants
  • THE REGENTS OF THE UNIVERSITY OF CALIFORNIA [US]/[US]
Inventors
  • RENAU, Jose
  • POSIGNOLO, Rafael, Trapani
Agents
  • MCFARLANE, Thomas, J.
  • JACOBS, Ron
  • LODENKAMPER, Robert
  • PARRIS, James
Priority Data
62/356,78830.06.2016US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) INTERACTIVE INCREMENTAL SYNTHESIS FLOW FOR INTEGRATED CIRCUIT DESIGN
(FR) FLUX INTERACTIF DE SYNTHÈSE INCRÉMENTIELLE DE CONCEPTION DE CIRCUIT INTÉGRÉ
Abstract
(EN)
An interactive incremental synthesis flow for integrated circuit design includes performing a full synthesis [304] of a circuit design to produce an elaborated netlist and synthesized netlist; based on the elaborated netlist and synthesized netlist, automatically partitioning [306] the circuit design into invariant cone regions whose functionality do not change during synthesis; and performing an incremental synthesis [308] each time a change is made to the circuit design. The incremental synthesis includes performing an elaboration [318] of a module of the design containing the change; performing a structural comparison [310] between the elaborated netlist and a modified elaborated netlist to identify modified invariant cones containing the change; synthesizing [312] gates contained in the modified invariant cones; deleting from the synthesized netlist the gates contained within the modified invariant cones that have been changed; and inserting [314] the synthesized gates corresponding to the modified invariant cones into the synthesized netlist.
(FR)
Selon la présente invention, un flux interactif de synthèse incrémentielle de conception de circuit intégré consiste à effectuer la synthèse complète [304] d'une conception de circuit pour produire une liste d'interconnexions élaborée et une liste d'interconnexions synthétisée ; sur la base de ces deux listes d'interconnexions, à partitionner automatiquement [306] la conception de circuit en régions de cône invariant dont la fonctionnalité ne change pas pendant la synthèse ; et à effectuer une synthèse incrémentielle [308] chaque fois qu'un changement de conception de circuit est effectué. La synthèse incrémentielle consiste à réaliser l'élaboration [318] d'un module de la conception contenant le changement ; à réaliser une comparaison structurelle [310] entre la liste d'interconnexions élaborée et une liste d'interconnexions élaborée modifiée pour identifier des cônes invariants modifiés contenant le changement ; à synthétiser [312] des grilles contenues dans les cônes invariants modifiés ; à supprimer, à partir de la liste d'interconnexions synthétisée, les grilles contenues dans les cônes invariants modifiés qui ont été changés ; et à insérer [314] les grilles synthétisées correspondant aux cônes invariants modifiés dans la liste d'interconnexions synthétisée.
Also published as
Latest bibliographic data on file with the International Bureau