WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018005763) FIN FIELD EFFECT TRANSISTOR (FINFET) COMPLEMENTARY METAL OXIDE SEMICONDUCTOR (CMOS) CIRCUITS EMPLOYING SINGLE AND DOUBLE DIFFUSION BREAKS FOR INCREASED PERFORMANCE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/005763    International Application No.:    PCT/US2017/039941
Publication Date: 04.01.2018 International Filing Date: 29.06.2017
Chapter 2 Demand Filed:    19.04.2018    
IPC:
H01L 29/78 (2006.01), H01L 21/8238 (2006.01), H01L 27/092 (2006.01), H01L 21/762 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: YUAN, Jun; (US).
LIU, Yanxiang; (US).
RIM, Kern; (US)
Agent: AYCOCK, Bradley, R.; (US).
DAVENPORT, Taylor, M.; (US)
Priority Data:
15/197,949 30.06.2016 US
Title (EN) FIN FIELD EFFECT TRANSISTOR (FINFET) COMPLEMENTARY METAL OXIDE SEMICONDUCTOR (CMOS) CIRCUITS EMPLOYING SINGLE AND DOUBLE DIFFUSION BREAKS FOR INCREASED PERFORMANCE
(FR) CIRCUITS À SEMI-CONDUCTEUR À OXYDE MÉTALLIQUE COMPLÉMENTAIRE (CMOS) À TRANSISTOR À EFFET DE CHAMP À AILETTES (FINFET) UTILISANT DES RUPTURES DE DIFFUSION UNIQUE ET DOUBLE POUR UNE PERFORMANCE ACCRUE
Abstract: front page image
(EN)Fin Field Effect Transistor (FET) (FinFET) complementary metal oxide semiconductor (CMOS) circuits with single and double diffusion breaks for increased performance are disclosed. In one aspect, a FinFET CMOS circuit employing single and double diffusion breaks includes a P-type FinFET that includes a first Fin formed from a semiconductor substrate and corresponding to a P-type diffusion region. The FinFET CMOS circuit includes an N-type FinFET that includes a second Fin formed from the semiconductor substrate and corresponding to an N-type diffusion region. To electrically isolate the P-type FinFET, first and second single diffusion break (SDB) isolation structures are formed in the first Fin on either side of a gate of the P-type FinFET. To electrically isolate the N-type FinFET, first and second double diffusion break (DDB) isolation structures are formed in the second Fin on either side of a gate of the N-type FinFET.
(FR)L'invention concerne des circuits à semi-conducteur à oxyde métallique complémentaire (CMOS) à transistor à effet de champ (FET) à ailettes (FinFET) utilisant des ruptures de diffusion unique et double pour une performance accrue. Selon un aspect, un circuit CMOS FinFET utilisant des ruptures de diffusion unique et double comprend un FinFET de type P qui comprend une première ailette constituée d'un substrat semi-conducteur et correspondant à une région de diffusion de type P. Le circuit CMOS FinFET comprend un FinFET de type N qui comprend une seconde ailette constituée du substrat semi-conducteur et correspondant à une région de diffusion de type N. Pour isoler électriquement le FinFET de type P, des première et seconde structures d'isolation à rupture de diffusion unique (SDB) sont formées dans la première ailette de part et d'autre d'une grille du FinFET de type P. Pour isoler électriquement le FinFET de type N, des première et seconde structures d'isolation à double rupture de diffusion (DDB) sont formées dans la seconde ailette de part et d'autre d'une grille du FinFET de type N.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)