Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018005041) METHODS FOR MINIMIZING FRAGMENTATION IN SSD WITHIN A STORAGE SYSTEM AND DEVICES THEREOF
Latest bibliographic data on file with the International BureauSubmit observation

Pub. No.: WO/2018/005041 International Application No.: PCT/US2017/036680
Publication Date: 04.01.2018 International Filing Date: 09.06.2017
IPC:
G06F 12/02 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
02
Addressing or allocation; Relocation
Applicants:
NETAPP INC. [US/US]; 495 East Java Drive Sunnyvale, CA 94089, US
Inventors:
DRONAMRAJU, Ravikanth; US
GUPTA, Shivali; IN
STERLING, Kyle; US
GOEL, Atul; US
Agent:
GALLO, Nicholas J.; US
TISCHNER, Tate, L.; US
LEINBERG, Gunnar, G.; US
GOLDMAN, Michael, J.; US
GALLO, Nicholas, J.; US
Priority Data:
15/195,09328.06.2016US
Title (EN) METHODS FOR MINIMIZING FRAGMENTATION IN SSD WITHIN A STORAGE SYSTEM AND DEVICES THEREOF
(FR) PROCÉDÉS POUR RÉDUIRE À UN MINIMUM UNE FRAGMENTATION EN SSD DANS UN SYSTÈME DE STOCKAGE ET DISPOSITIFS ASSOCIÉS
Abstract:
(EN) A method, non-transitory computer readable medium, and device that assists with reducing memory fragmentation in solid state devices includes identifying an allocation area within an address range to write data from a cache. Next, the identified allocation area is determined for including previously stored data. The previously stored data is read from the identified allocation area when it is determined that the identified allocation area comprises previously stored data. Next, both the write data from the cache and the read previously stored data are written back into the identified allocation area sequentially through the address range.
(FR) L'invention concerne un procédé, un support non transitoire lisible par ordinateur et un dispositif qui aident à réduire une fragmentation de mémoire dans des dispositifs à semi-conducteurs et qui comprennent l'identification d'une zone d'attribution dans une plage d'adresses pour écrire des données à partir d'une mémoire cache. Ensuite, la zone d'attribution identifiée est déterminée pour inclure des données stockées auparavant. Les données stockées auparavant sont lues à partir de la zone d'attribution identifiée lorsqu'il est déterminé que la zone d'attribution identifiée comporte des données stockées auparavant. Puis, à la fois les données d'écriture provenant de la mémoire cache et les données lues stockées auparavant sont réécrites dans la zone d'attribution identifiée de façon séquentielle au moyen de la plage d'adresses.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
CN109416663DE112017003232