Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018004864) METHOD AND APPARATUS OF REAL-TIME RETIMER DELAY MEASUREMENT
Latest bibliographic data on file with the International BureauSubmit observation

Pub. No.: WO/2018/004864 International Application No.: PCT/US2017/033276
Publication Date: 04.01.2018 International Filing Date: 18.05.2017
IPC:
G06F 13/42 (2006.01) ,G06F 13/40 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38
Information transfer, e.g. on bus
42
Bus transfer protocol, e.g. handshake; Synchronisation
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38
Information transfer, e.g. on bus
40
Bus structure
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, California 95054, US
Inventors:
CHEN, Huimin; US
Agent:
NICHOLSON, JR., Wesley E.; US
Priority Data:
15/196,88929.06.2016US
Title (EN) METHOD AND APPARATUS OF REAL-TIME RETIMER DELAY MEASUREMENT
(FR) PROCÉDÉ ET APPAREIL DE MESURE DE RETARD DE RESYNCHRONISATION EN TEMPS RÉEL
Abstract:
(EN) Described is an apparatus comprising a first circuitry, a second circuitry, a third circuitry, and a fourth circuitry. The first circuitry may be an elastic buffer coupled to a received clock, a local clock, a received-clock data, and a local-clock data. The second circuitry may assert a first flag when a set of values on the received-clock data matches part of a skip ordered set. The third circuitry may assert a second flag when a set of values on the local-clock data matches part of the skip ordered set. The fourth circuitry may increment a count value upon assertion of the first flag and may stop incrementing the count value upon assertion of the second flag. In some embodiments, additional circuitries may extract a first timestamp from a packet, sum the first timestamp and the count value, and substitute the sum for the first timestamp within the packet.
(FR) L’invention concerne un appareil comprenant un premier ensemble de circuits, un deuxième ensemble de circuits, un troisième ensemble de circuits et un quatrième ensemble de circuits. Le premier ensemble de circuits peut être un tampon élastique couplé à une horloge reçue, une horloge locale, des données d’horloge reçue et des données d’horloge locale. Le deuxième ensemble de circuits peut activer un premier indicateur lorsqu’un ensemble de valeurs présentes dans les données d’horloge reçue correspond à une partie d’un ensemble ordonné de sauts. Le troisième ensemble de circuits peut activer un deuxième indicateur lorsqu’un ensemble de valeurs présentes dans les données d’horloge locale correspond à une partie de l’ensemble ordonné de sauts. Le quatrième ensemble de circuits peut incrémenter une valeur de comptage lors de l’activation du premier indicateur et peut arrêter l’incrémentation de la valeur de comptage lors de l’activation du deuxième indicateur. Dans certains modes de réalisation, des ensembles de circuits supplémentaires peuvent extraire un premier horodatage dans un paquet, additionner le premier horodatage et la valeur de comptage et substituer la somme au premier horodatage dans le paquet.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)