WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018004851) RLINK - ON-DIE INDUCTOR STRUCTURES TO IMPROVE SIGNALING
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/004851 International Application No.: PCT/US2017/032940
Publication Date: 04.01.2018 International Filing Date: 16.05.2017
IPC:
H01L 23/62 (2006.01) ,H01L 49/02 (2006.01) ,H01L 23/64 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
58
Structural electrical arrangements for semiconductor devices not otherwise provided for
62
Protection against overcurrent or overload, e.g. fuses, shunts
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
49
Solid state devices not provided for in groups H01L27/-H01L47/99; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof
02
Thin-film or thick-film devices
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
58
Structural electrical arrangements for semiconductor devices not otherwise provided for
64
Impedance arrangements
Applicants: INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara,, California 95054, US
Inventors: ZHANG, Yu Amos; US
KIM, Jihwan; US
BALANKUTTY, Ajay; US
SRIRAMULU, Anupriya; US
MAZUMDER, MD. Mohiuddin; US
O'MAHONY, Frank; US
WU, Zuoguo; US
AYGUN, Kemal; US
Agent: BRASK, Justin, K.; US
Priority Data:
15/201,37501.07.2016US
Title (EN) RLINK - ON-DIE INDUCTOR STRUCTURES TO IMPROVE SIGNALING
(FR) STRUCTURES D'INDUCTANCES SUR DÉ RLINK POUR L'AMÉLIORATION DE LA SIGNALISATION
Abstract:
(EN) Integrated circuit (IC) chip "on-die" inductor structures (systems and methods for their manufacture) may improve signaling from a data signal circuit to a surface contact of the chip. Such inductor structures may include a first data signal inductor having (1) a second end electrically coupled to an electrostatic discharge (ESD) circuit and a capacitance value of that circuit, and (2) a first end electrically coupled to a the data signal surface contact and to a capacitance value at that contact; and a second data signal inductor having (1) a second end electrically coupled to the data signal circuit and a capacitance value of that circuit, (2) a first end electrically coupled to the second end of the first data signal inductor, and to the capacitance value of the ESD circuit. Inductor values of the first and second inductors may be selected to cancel out the capacitance values to improve signaling.
(FR) Structures d'inductances « sur dé » de puces de circuit intégré (CI) (systèmes et procédés pour leur fabrication) permettent améliorer la signalisation entre un circuit de signal de données et un contact de surface de la puce. Ces structures d'inductances peuvent comprendre une première inductance de signal de données ayant (1) une deuxième extrémité couplée électriquement à un circuit de décharge électrostatique (ESD) et à une valeur de capacité de ce circuit, et (2) une première extrémité couplée électriquement à un contact de surface de signal de données et à une valeur de capacité de ce contact; et une deuxième inductance de signal de données ayant (1) une deuxième extrémité couplée électriquement au circuit de signal de données et à une valeur de capacité de ce circuit, (2) une première extrémité couplée électriquement à la deuxième extrémité de la première inductance de signal de données et à la valeur de capacité du circuit ESD. Les valeurs d'inductance des première et deuxième inductances peuvent être sélectionnées pour annuler les valeurs de capacité afin d'améliorer la signalisation.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)