WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018004850) SYSTEMS, METHODS, AND APPARATUSES FOR IMPLEMENTING A PAD ON SOLDER MASK (POSM) SEMICONDUCTOR SUBSTRATE PACKAGE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/004850    International Application No.:    PCT/US2017/032938
Publication Date: 04.01.2018 International Filing Date: 16.05.2017
IPC:
H01L 23/00 (2006.01), H01L 23/498 (2006.01), H01L 23/31 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventors: GOH, Eng Huat; (MY).
SIR, Jiun Hann; (MY).
LIM, Min Suet; (MY)
Agent: BRASK, Justin, K.; (US)
Priority Data:
PI 2016702455 01.07.2016 MY
Title (EN) SYSTEMS, METHODS, AND APPARATUSES FOR IMPLEMENTING A PAD ON SOLDER MASK (POSM) SEMICONDUCTOR SUBSTRATE PACKAGE
(FR) SYSTÈMES, PROCÉDÉS ET APPAREILS POUR METTRE EN OEUVRE UN BOÎTIER DE SUBSTRAT SEMI-CONDUCTEUR À PASTILLE SUR MASQUE DE SOUDURE (POSM)
Abstract: front page image
(EN)In accordance with disclosed embodiments, there are provided systems, methods, and apparatuses for implementing a Pad on Solder Mask (PoSM) semiconductor substrate package. For instance, in accordance with one embodiment, there is a substrate package having embodied therein a functional silicon die at a top layer of the substrate package; a solder resist layer beneath the functional silicon die of the substrate package; a plurality of die bumps at a bottom surface of the functional silicon die, the plurality of die bumps electrically interfacing the functional silicon die to a substrate through a plurality of solder balls at a top surface of the solder resist layer; each of the plurality of die bumps electrically interfaced to a nickel pad at least partially within the solder resist layer and beneath the solder balls; each of the plurality of die bumps electrically interfaced through the nickel pads to a conductive pad exposed at a bottom surface of the solder resist layer; and in which each of the conductive pads exposed at the bottom surface of the solder resist layer are electrically interfaced to an electrical trace at the substrate of the substrate package. Other related embodiments are disclosed.
(FR)Selon les modes de réalisation décrits, l'invention concerne des systèmes, des procédés et des appareils pour mettre en oeuvre un boîtier de substrat semi-conducteur à pastille sur masque de soudure (PoSM). Par exemple, selon un mode de réalisation, un boîtier de substrat contient une puce de silicium fonctionnelle intégrée au niveau d'une couche supérieure du boîtier de substrat; une couche de réserve de soudure, prévue sous la puce de silicium fonctionnelle du boîtier de substrat; une pluralité de bosses de puce, prévues sur une surface inférieure de la puce de silicium fonctionnelle, la pluralité des bosses de puce assurant l'interface électrique entre la puce de silicium fonctionnelle et un substrat, par l'intermédiaire d'une pluralité de billes de soudure formées sur une surface supérieure de la couche de réserve de soudure; chacune de la pluralité des bosses de puce assure l'interface électrique avec une pastille de nickel se situant au moins partiellement à l'intérieur de la couche de réserve de soudure et sous les billes de soudure; chacune de la pluralité des bosses de puce assure l'interface électrique, par l'intermédiaire des pastilles de nickel, avec une pastille conductrice mise à nu au niveau d'une surface inférieure de la couche de réserve de soudure; et chaque pastille conductrice mise à nu au niveau de la surface inférieure de la couche de réserve de soudure assure l'interface électrique avec une piste électrique au niveau du substrat du boîtier de substrat. D'autres modes de réalisation associés sont également décrits.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)