WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018004749) METHOD OF SUPPRESSING EPITAXIAL GROWTH IN SUPPORT OPENINGS AND THREE-DIMENSIONAL MEMORY DEVICE CONTAINING NON-EPITAXIAL SUPPORT PILLARS IN THE SUPPORT OPENINGS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/004749 International Application No.: PCT/US2017/019486
Publication Date: 04.01.2018 International Filing Date: 24.02.2017
IPC:
H01L 29/66 (2006.01) ,H01L 29/788 (2006.01) ,H01L 29/792 (2006.01) ,H01L 27/11519 (2017.01) ,H01L 27/11548 (2017.01) ,H01L 27/11556 (2017.01) ,H01L 27/11563 (2017.01) ,H01L 27/11575 (2017.01) ,H01L 27/11565 (2017.01) ,H01L 27/11582 (2017.01)
Applicants: SANDISK TECHNOLOGIES LLC[US/US]; 6900 North Dallas Parkway Suite 325 Plano, Texas 75024, US
Inventors: KIMURA, Hajime; US
SHIMABUKURO, Seiji; US
MINAGAWA, Shuji; US
SANO, Michiaki; US
TSUTSUMI, Masanori; US
Agent: RADOMSKY, Leon; US
COHN, Joanna; US
CONNOR, David; US
GAUL, Allison; US
GAYOSO, Tony; US
GERETY, Todd; US
GILL, Matthew; US
GREGORY, Shaun D.; US
HANSEN, Robert; US
HUANG, Stephen; US
HYAMS, David; US
JOHNSON, Timothy; US
MAZAHERY, Benjamin; US
MURPHY, Timothy; US
NGUYEN, Jaqueline; US
O'BRIEN, Michelle; US
PARK, Byeongju; US
RUTT, Steven; US
SIMON, Phyllis; US
SULSKY, Martin; US
GEMMEL, Elizabeth; US
Priority Data:
15/198,17530.06.2016US
Title (EN) METHOD OF SUPPRESSING EPITAXIAL GROWTH IN SUPPORT OPENINGS AND THREE-DIMENSIONAL MEMORY DEVICE CONTAINING NON-EPITAXIAL SUPPORT PILLARS IN THE SUPPORT OPENINGS
(FR) PROCÉDÉ DE SUPPRESSION DE CROISSANCE ÉPITAXIALE DANS DES OUVERTURES DE SUPPORT, ET DISPOSITIF DE MÉMOIRE TRIDIMENSIONNEL CONTENANT DES PILIERS DE SUPPORT NON ÉPITAXIÉS DANS LES OUVERTURES DE SUPPORT
Abstract: front page image
(EN) Memory openings and support openings are formed through an alternating stack of insulating layers and spacer material layers over a semiconductor substrate. Deposition of a semiconductor material in the support openings during formation of epitaxial channel portions in the memory openings is prevented by Portions of the semiconductor substrate that underlie the support openings are converted into impurity-doped semiconductor material portions. During selective growth of epitaxial channel portions from the semiconductor substrate within the memory openings, growth of a semiconductor material in the support openings is suppressed due to the impurity species in the impurity-doped semiconductor material portions. Memory stack structures and support pillar structures are subsequently formed over the epitaxial channel portions and in the support openings, respectively. The support pillar structures are formed with an outermost dielectric layer to prevent a leakage path to electrically conductive layers to be subsequently formed.
(FR) Selon la présente invention, des ouvertures de mémoire et des ouvertures de support sont formées à travers un empilement alterné de couches isolantes et de couches de matériau d'espacement sur un substrat semi-conducteur. Le dépôt d'un matériau semi-conducteur dans les ouvertures de support pendant la formation de parties canal épitaxiées dans les ouvertures de mémoire est empêché par des parties du substrat semi-conducteur, qui se trouvent sous les ouvertures de support, ayant été converties en parties de matériau semi-conducteur dopées en impuretés. Pendant la croissance sélective de parties canal épitaxiées à partir du substrat semi-conducteur à l'intérieur des ouvertures de mémoire, la croissance d'un matériau semi-conducteur dans les ouvertures de support est supprimée en raison de l'espèce dopante dans les parties de matériau semi-conducteur dopées en impuretés. Des structures d'empilement de mémoire et des structures de pilier de support sont ensuite formées sur les parties canal épitaxiées et dans les ouvertures de support, respectivement. Les structures de pilier de support sont formées avec une couche diélectrique la plus à l'extérieur afin d'empêcher un chemin de fuite vers des couches électroconductrices qui seront formées ultérieurement.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)