WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018004673) DIELECTRIC HELMET-BASED APPROACHES FOR BACK END OF LINE (BEOL) INTERCONNECT FABRICATION AND STRUCTURES RESULTING THEREFROM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/004673 International Application No.: PCT/US2016/040788
Publication Date: 04.01.2018 International Filing Date: 01.07.2016
IPC:
H01L 21/768 (2006.01) ,H01L 21/027 (2006.01) ,H01L 21/033 (2006.01)
Applicants: INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors: LIN, Kevin L.; US
SCHENKER, Richard E.; US
BIELEFELD, Jeffery D.; US
HOURANI, Rami; US
CHANDHOK, Manish; US
Agent: BRASK, Justin, K.; US
Priority Data:
Title (EN) DIELECTRIC HELMET-BASED APPROACHES FOR BACK END OF LINE (BEOL) INTERCONNECT FABRICATION AND STRUCTURES RESULTING THEREFROM
(FR) APPROCHE Á BASE DE CASQUE DIÉLECTRIQUE POUR LA FABRICATION D'INTERCONNEXION D'EXTRÉMITÉ ARRIÉRÉ DE LIGNE (BEOL) ET STRUCTURES OBTENUES Á PARTIR DE CELLES-CI
Abstract: front page image
(EN) Dielectric helmet-based approaches for back end of line (BEOL) interconnect fabrication, and the resulting structures, are described. In an example, a semiconductor structure includes a substrate. A plurality of alternating first and second conductive line types is disposed along a same direction of a back end of line (BEOL) metallization layer disposed in an inter-layer dielectric (ILD) layer disposed above the substrate. A dielectric layer is disposed on an uppermost surface of the first conductive line types but not along sidewalls of the first conductive line types, and is disposed along sidewalls of the second conductive line types but not on an uppermost surface of the second conductive line types.
(FR) L'invention porte également sur des approches à base de casque diélectrique pour la fabrication d'interconnexion d'extrémité arrière de ligne (BEOL), et sur les structures résultantes. Dans un exemple, une structure semi-conductrice comprend un substrat. Une pluralité de premier et second types de lignes conductrices alternés est disposée le long d'une même direction d'une extrémité arrière de ligne (BEOL) de la couche de métallisation disposée dans une couche diélectrique inter-couche (ILD) disposée au-dessus du substrat. Une couche diélectrique est disposée sur une surface supérieure des premiers types de lignes conductrices mais pas sur les parois latérales des premiers types de lignes conductrices, et est disposé le long des parois latérales des seconds types de lignes conductrices mais pas sur une surface supérieure des seconds types de lignes conductrices.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)