WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018004671) RRAM DEVICES WITH BOTTOM BALLAST
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/004671    International Application No.:    PCT/US2016/040778
Publication Date: 04.01.2018 International Filing Date: 01.07.2016
IPC:
H01L 45/00 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventors: MAJHI, Prashant; (US).
KARPOV, Elijah V.; (US).
SHAH, Uday; (US).
INDUKURI, Tejaswi K.; (US).
PILLARISETTY, Ravi; (US).
MUKHERJEE, Niloy; (US).
CLARKE, James S.; (US)
Agent: BRASK, Justin, K.; (US)
Priority Data:
Title (EN) RRAM DEVICES WITH BOTTOM BALLAST
(FR) DISPOSITIFS RRAM À BALLAST INFÉRIEUR
Abstract: front page image
(EN)Approaches for fabricating RRAM stacks with a bottom ballast layer, and the resulting structures and devices, are described. In an example, a resistive random access memory (RRAM) device includes a conductive interconnect disposed in an inter-layer dielectric (ILD) layer disposed above a substrate. An RRAM element is disposed on the conductive interconnect. The RRAM element includes a first electrode layer disposed on the uppermost surface of the conductive interconnect. A ballast layer is disposed above the first electrode layer. A resistance switching layer is disposed on the ballast layer. The ballast layer is separate and distinct from the first electrode layer and from the resistance switching layer. A second electrode layer is disposed above the resistance switching layer.
(FR)L'invention concerne des approches pour fabriquer des empilements de RRAM ayant une couche de ballast inférieure, ainsi que les structures et des dispositifs ainsi obtenus. Dans un exemple, un dispositif de mémoire vive résistive (RRAM) comprend une interconnexion conductrice disposée dans une couche de diélectrique intercouche (ILD) disposée au-dessus d'un substrat. Un élément RRAM est disposé sur l'interconnexion conductrice. L'élément RRAM comprend une première couche d'électrode disposée sur la surface supérieure de l'interconnexion conductrice. Une couche de ballast est disposée au-dessus de la première couche d'électrode. Une couche à changement de résistance est disposée sur la couche de ballast. La couche de ballast est séparée et distincte de la première couche d'électrode et de la couche à changement de résistance. Une seconde couche d'électrode est disposée au-dessus de la couche à changement de résistance.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)