WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018004663) TWO TRANSISTOR MEMORY CELL WITH METAL OXIDE SEMICONDUCTORS AND SILICON TRANSISTORS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/004663    International Application No.:    PCT/US2016/040742
Publication Date: 04.01.2018 International Filing Date: 01.07.2016
IPC:
H01L 27/115 (2006.01), G11C 16/04 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, California 95054 (US)
Inventors: LE, Van H.; (US).
DEWEY, Gilbert William; (US).
RIOS, Rafael; (US).
KAVALIEROS, Jack T.; (US).
RADOSAVLJEVIC, Marko; (US).
SHIVARAMAN, Shriram; (US).
METERELLIYOZ, Mesut; (US)
Agent: BRASK, Justin, K.; (US)
Priority Data:
Title (EN) TWO TRANSISTOR MEMORY CELL WITH METAL OXIDE SEMICONDUCTORS AND SILICON TRANSISTORS
(FR) CELLULE DE MÉMOIRE À DEUX TRANSISTORS AVEC SEMI-CONDUCTEURS À OXYDE MÉTALLIQUE ET TRANSISTORS EN SILICIUM
Abstract: front page image
(EN)A two transistor memory cell is described with amorphous oxide semiconductors and silicon transistors. In some examples a memory cell includes a sensing transistor having a source coupled to a read bit line and a drain coupled to a read word line, a charging transistor having a source and a drain in a first metal layer and a gate between the source and the drain, wherein the gate has a channel between and coupled to the source and the drain, the channel formed of a metal oxide semiconductor, wherein the source of the charging transistor is coupled to a gate of the sensing transistor, and a gate electrode in a second metal layer coupled to the gate of the charging transistor.
(FR)L'invention concerne une cellule de mémoire à deux transistors avec des semi-conducteurs à oxyde amorphe et des transistors en silicium. Dans certains exemples, une cellule de mémoire comprend un transistor de détection ayant une source couplée à une ligne de bits de lecture et un drain couplé à une ligne de mots de lecture, un transistor de charge ayant une source et un drain dans une première couche métallique et une grille entre la source et le drain, la grille présentant un canal situé entre la source et le drain et couplé à ceux-ci, le canal étant constitué d'un semi-conducteur à oxyde métallique, la source du transistor de charge étant couplée à une grille du transistor de détection, et une électrode de grille dans une seconde couche métallique étant couplée à la grille du transistor de charge.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)