WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018004620) BRIDGE DIE DESIGN FOR HIGH BANDWIDTH MEMORY INTERFACE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/004620    International Application No.:    PCT/US2016/040490
Publication Date: 04.01.2018 International Filing Date: 30.06.2016
IPC:
H01L 23/538 (2006.01), H01L 23/00 (2006.01), H01L 25/065 (2006.01)
Applicants: QIAN, Zhiguo [CN/US]; (US).
AYGUN, Kemal [US/US]; (US).
KIM, Dae-Woo [US/US]; (US).
PRECIADO, Jackie C. [US/US]; (US)
Inventors: QIAN, Zhiguo; (US).
AYGUN, Kemal; (US).
KIM, Dae-Woo; (US).
PRECIADO, Jackie C.; (US)
Agent: PERDOK, Monique M.; (US)
Priority Data:
Title (EN) BRIDGE DIE DESIGN FOR HIGH BANDWIDTH MEMORY INTERFACE
(FR) CONCEPTION DE PUCE À PONT POUR INTERFACE DE MÉMOIRE À GRANDE LARGEUR DE BANDE
Abstract: front page image
(EN)A microelectronic package bridge can comprising a plurality of ground layers, and a plurality of signal layers interwoven with the plurality of ground layers. Each of the signal layers can include a plurality of electrically conductive pathways. Each of the electrically conductive pathways can be arranged to form an electrical connection between one of a first plurality of bumps of a first die and one of a second plurality of bumps of a second die. Each of the plurality of electrically conductive pathways can have a length substantially equal to one another.
(FR)La présente invention concerne un pont de boîtier microélectronique pouvant comprendre une pluralité de couches de masse, et une pluralité de couches de signal entrelacées avec la pluralité de couches de masse. Chacune des couches de signal peut comprendre une pluralité de chemins électriquement conducteurs. Chacun des chemins électriquement conducteurs peut être agencé pour former une connexion électrique entre l'une d'une première pluralité de bosses d'une première puce et l'une d'une seconde pluralité de bosses d'une seconde puce. Chacun de la pluralité de chemins électriquement conducteurs peut avoir une longueur sensiblement égale aux autres.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)