WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018003441) OUTPUT DEVICE AND SWITCHING SYSTEM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/003441 International Application No.: PCT/JP2017/021107
Publication Date: 04.01.2018 International Filing Date: 07.06.2017
IPC:
H03K 17/00 (2006.01) ,G06F 1/26 (2006.01) ,H03K 17/28 (2006.01) ,B60R 16/02 (2006.01)
Applicants: AUTONETWORKS TECHNOLOGIES, LTD.[JP/JP]; 1-14, Nishisuehirocho, Yokkaichi-shi, Mie 5108503, JP
SUMITOMO WIRING SYSTEMS, LTD.[JP/JP]; 1-14, Nishisuehirocho, Yokkaichi-shi, Mie 5108503, JP
SUMITOMO ELECTRIC INDUSTRIES, LTD.[JP/JP]; 5-33, Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041, JP
Inventors: FURUTO, Ken; JP
TSUKAMOTO, Katsuma; JP
Agent: KOHNO, Hideto; JP
KOHNO, Takao; JP
Priority Data:
2016-12677427.06.2016JP
Title (EN) OUTPUT DEVICE AND SWITCHING SYSTEM
(FR) DISPOSITIF DE SORTIE ET SYSTÈME DE COMMUTATION
(JA) 出力装置及び切替えシステム
Abstract: front page image
(EN) An OR circuit (21) outputs a low-level voltage or a high-level voltage to a drive circuit. A CPU (39) executes a predetermined process and judges, as an execution result, whether or not a specific result has been obtained. In cases in which the CPU (39) judges that the specific result has not been obtained, the CPU (39) executes the predetermined process once more. In cases in which the time over which the CPU (39) repeatedly executes the predetermined process exceeds a predetermined time, the OR circuit (21) switches the voltage outputted to the drive circuit from the low-level voltage to the high-level voltage.
(FR) Selon l'invention, un circuit logique OU (21) délivre en sortie une tension de niveau bas ou une tension de niveau haut à un circuit d'attaque. Une unité centrale, CPU, (39) exécute un traitement prédéterminé et évalue, en tant que résultat d'exécution, si un résultat spécifique a été obtenu ou non. Dans les cas où l'unité centrale (39) détermine que le résultat spécifique n'a pas été obtenu, l'unité centrale (39) exécute le traitement prédéterminé une fois de plus. Dans les cas dans lesquels le temps sur lequel l'unité centrale (39) exécute de façon répétée le traitement prédéterminé dépasse une durée prédéterminée, le circuit logique OU (21) commute la tension délivrée au circuit d'attaque de la tension de niveau bas à la tension de niveau haut.
(JA) OR回路(21)は、ローレベル電圧又はハイレベル電圧を駆動回路に出力する。CPU(39)は、所定処理を実行し、実行結果として、特定結果が得られたか否かを判定する。CPU(39)は、特定結果が得られなかったと判定した場合、所定処理を再び実行する。CPU(39)が所定処理を繰り返し実行している時間が所定時間以上となった場合、OR回路(21)は、駆動回路に出力している電圧をローレベル電圧からハイレベル電圧に切替える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)