WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018003288) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/003288    International Application No.:    PCT/JP2017/017330
Publication Date: 04.01.2018 International Filing Date: 08.05.2017
IPC:
H01L 21/3205 (2006.01), H01L 21/768 (2006.01), H01L 23/522 (2006.01)
Applicants: SONY CORPORATION [JP/JP]; 1-7-1 Konan, Minato-ku, Tokyo 1080075 (JP)
Inventors: SHIOYAMA Tadamasa; (JP)
Agent: MATSUO Kenichiro; (JP)
Priority Data:
2016-127750 28.06.2016 JP
Title (EN) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) DISPOSITIF SEMICONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及び半導体装置の製造方法
Abstract: front page image
(EN)Provided are a semiconductor device in which metal diffusion from a through-electrode portion as an alignment mark to a semiconductor substrate can be prevented, the alignment mark being used for accurate positioning of an insulating film formed in a previous step and a through-electrode portion formed in a subsequent step, and a method for manufacturing the semiconductor device. The semiconductor device is provided with: a semiconductor substrate; a wiring layer formed on a first surface of the semiconductor substrate; at least one of a structure formed on the wiring layer and a structure formed in the semiconductor substrate from the first surface side of the semiconductor substrate; a semiconductor through-electrode which is formed from a second surface side opposite from the first surface of the semiconductor substrate, and the position of which is adjusted to have a predetermined positional relationship with respect to the structure; and a metal diffusion-preventing insulation layer formed from the first surface side of the semiconductor substrate in a position and with a shape surrounding the semiconductor through-electrode in the semiconductor substrate.
(FR)L'invention concerne un dispositif semiconducteur dans lequel une diffusion de métal à partir d'une portion d'électrode traversante sous la forme d'un repère d'alignement par rapport à un substrat en semiconducteur peut être empêchée, le repère d'alignement étant utilisé pour un positionnement précis d'un film isolant formé dans une étape précédente et d'une portion d'électrode traversante formée dans une étape ultérieure. L'invention concerne également un procédé de fabrication du dispositif semiconducteur. Le dispositif semiconducteur comprend : un substrat en semiconducteur ; une couche de câblage formée sur une première surface du substrat en semiconducteur ; au moins l'une parmi une structure formée sur la couche de câblage et une structure formée dans le substrat en semiconducteur depuis le côté de la première surface du substrat en semiconducteur ; une électrode traversante en semiconducteur qui est formée depuis un côté de la deuxième surface opposée à la première surface du substrat en semiconducteur, et dont la position est ajustée de manière à avoir une relation de position prédéterminée par rapport à la structure ; et une couche isolante empêchant la diffusion de métal formée depuis le côté de la première surface du substrat en semiconducteur dans une position et avec une forme entourant l'électrode traversante en semiconducteur dans le substrat en semiconducteur.
(JA)前工程で形成した絶縁膜と、その後の工程で形成する貫通電極部とを正確に位置合わせするために用いる重ね合わせ用のマークとしての貫通電極部から半導体基板への金属拡散を防止することが可能な半導体装置、及び半導体装置の製造方法を実現する。 半導体基板と、前記半導体基板の第1面上に形成された配線層と、前記配線層に形成された構造体と、前記半導体基板の第1面側から前記半導体基板内に形成された構造体と、の少なくとも一方と、前記半導体基板の第1面と反対の第2面側から、前記構造体に対して所定の位置関係となるように位置調整して形成された半導体貫通電極と、前記半導体基板の第1面側から、前記半導体基板内の前記半導体貫通電極を囲繞する位置及び形状で形成された金属拡散防止用の絶縁層と、を備える半導体装置。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)