WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018002742) VERTICAL FET DEVICES WITH MULTIPLE CHANNEL LENGTHS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/002742    International Application No.:    PCT/IB2017/053238
Publication Date: 04.01.2018 International Filing Date: 01.06.2017
IPC:
H01L 29/78 (2006.01), H01L 21/336 (2006.01)
Applicants: INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, New York 10504 (US).
IBM UNITED KINGDOM LIMITED [GB/GB]; PO Box 41, North Harbour Portsmouth Hampshire PO6 3AU (GB) (MG only).
IBM (CHINA) INVESTMENT COMPANY LIMITED [CN/CN]; 25/F, Pangu Plaza No.27, Central North 4th Ring Road, Chaoyang District, Beijing 100101 (CN) (MG only)
Inventors: VENIGALLA, Rajasekhar; (US).
VEGA, Reinaldo, Ariel; (US).
MALLELA, Hari; (US)
Agent: LITHERLAND, David; (GB)
Priority Data:
15/197,859 30.06.2016 US
Title (EN) VERTICAL FET DEVICES WITH MULTIPLE CHANNEL LENGTHS
(FR) DISPOSITIFS TEC VERTICAUX À MULTIPLES LONGUEURS DE CANAL
Abstract: front page image
(EN)A semiconductor device comprises a first source/drain region (802) arranged on a semiconductor substrate (102), a second source/drain region (1002) arranged on the semiconductor substrate (102), a bottom spacer (1602) arranged on the first source/drain region (802), and a bottom spacer (1602) arranged on the second source/drain region (1002). A first gate stack (2602a) having a first length (L1) is arranged on the first source/drain region (802). A second gate stack (2602b) having a second length (L2) is arranged on the second source/drain region (1002), the first length (L1) is shorter than the second length (L2). A top spacer (2702) is arranged on the first gate stack (2602a), and a top spacer (2702) is arranged on the second gate stack (2702b).
(FR)Selon l'invention, un dispositif semi-conducteur comprend une première région de source/drain (802) agencée sur un substrat semi-conducteur (102), une deuxième région de source/drain (1002) agencée sur le substrat semi-conducteur (102), un intercalaire inférieur (1602) agencé sur la première région de source/drain (802), et un intercalaire inférieur (1602) agencé sur la deuxième région de source/drain (1002). Un premier empilement de grille (2602a) ayant une première longueur (L1) est agencé sur la première région de source/drain (802). Un deuxième empilement de grille (2602b) ayant une deuxième longueur (L2) est agencé sur la deuxième région de source/drain (1002), la première longueur (L1) étant inférieure à la deuxième longueur (L2). Un intercalaire supérieur (2702) est agencé sur le premier empilement de grille (2602a), et un intercalaire supérieur (2702) est agencé sur le deuxième empilement de grille (2702b).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)