WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018000237) VOLTAGE GENERATION CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/000237 International Application No.: PCT/CN2016/087650
Publication Date: 04.01.2018 International Filing Date: 29.06.2016
IPC:
G11C 5/14 (2006.01)
Applicants: MICRON TECHNOLOGY, INC.[US/US]; 8000 South Federal Way Boise, ID 83716-9632, US
Inventors: WU, Jun; CN
PAN, Dong; US
Agent: LEE AND LI - LEAVEN IPR AGENCY LTD.; Unit 2202, Tower A, Beijing Marriott Center No. 7, Jian Guo Men South Avenue Beijing 100005, CN
Priority Data:
Title (EN) VOLTAGE GENERATION CIRCUIT
(FR) CIRCUIT DE GÉNÉRATION DE TENSION
Abstract: front page image
(EN) Disclosed are apparatuses and methods for controlling gate-induced drain leakage current in a transistor device. An apparatus may include a first biasing circuit stage configured to provide a biasing voltage on a biasing signal line, the biasing voltage based on a current through a first resistor associated with the first biasing circuit stage, a voltage generation circuit stage coupled to the first biasing circuit stage, the voltage generation circuit stage having an output transistor that is coupled to the biasing signal line through a gate terminal of the output transistor, and an output line coupled to the voltage generation circuit stage and configured to provide an output voltage signal having a steady-state voltage that is less than a power supply voltage by an amount that corresponds to a voltage drop across the first resistor associated with the first biasing circuit stage.
(FR) L'invention concerne des appareils et des procédés destinés à commander le courant de fuite de drain induit par la grille dans un dispositif à transistor. Un appareil peut comprendre un premier étage de circuit de polarisation configuré pour fournir une tension de polarisation sur une ligne de signal de polarisation, la tension de polarisation étant basée sur un courant traversant une première résistance associée au premier étage de circuit de polarisation, un étage de circuit de génération de tension couplé au premier étage de circuit de polarisation, l'étage de circuit de génération de tension ayant un transistor de sortie qui est couplé à la ligne de signal de polarisation par l'intermédiaire d'une borne de grille du transistor de sortie, et une ligne de sortie couplée à l'étage de circuit de génération de tension et configurée pour fournir un signal de tension de sortie ayant une tension d'état stable qui est inférieure à une tension d'alimentation d'une valeur qui correspond à une chute de tension à travers la première résistance associée au premier étage de circuit de polarisation.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)