WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017204937) METHOD OF INTEGRATING FINFET CMOS DEVICES WITH EMBEDDED NONVOLATILE MEMORY CELLS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/204937    International Application No.:    PCT/US2017/028034
Publication Date: 30.11.2017 International Filing Date: 18.04.2017
IPC:
H01L 29/66 (2006.01), H01L 29/792 (2006.01), H01L 29/788 (2006.01)
Applicants: SILICON STORAGE TECHNOLOGY, INC. [US/US]; 450 Holger Way San Jose, CA 95134 (US)
Inventors: SU, Chien-Sheng; (US).
YANG, Jeng-Wei; (TW).
WU, Man-Tang; (TW).
CHEN, Chun-Ming; (TW).
TRAN, Hieu, Van; (US).
DO, Nhan; (US)
Agent: LIMBACH, Alan, A.; (US)
Priority Data:
62/341,005 24.05.2016 US
15/489,548 17.04.2017 US
Title (EN) METHOD OF INTEGRATING FINFET CMOS DEVICES WITH EMBEDDED NONVOLATILE MEMORY CELLS
(FR) PROCÉDÉS D'INTÉGRATION DE DISPOSITIFS FINFET CMOS À DES CELLULES DE MÉMOIRE NON VOLATILE INCORPORÉES
Abstract: front page image
(EN)A method of forming a memory device with memory cells over a planar substrate surface and FinFET logic devices over fin shaped substrate surface portions, including forming a protective layer over previously formed floating gates, erase gates, word line poly and source regions in a memory cell portion of the substrate, then forming fins into the surface of the substrate and forming logic gates along the fins in a logic portion of the substrate, then removing the protective layer and completing formation of word line gates from the word line poly and drain regions in the memory cell portion of the substrate.
(FR)L'invention porte sur un procédé de formation d'un dispositif de mémoire ayant des cellules de mémoire sur une surface plane d'un substrat et des dispositifs logiques FinFET sur des parties de surface en forme d'ailettes du substrat, ledit procédé consistant à former une couche de protection sur des grilles flottantes, des grilles d'effacement, du polysilicium de ligne de mot et des zones de source précédemment formés dans une partie cellules de mémoire du substrat, puis à former des ailettes dans la surface du substrat et à former des portes logiques le long des ailettes dans une partie logique du substrat, puis à éliminer la couche de protection et à achever la formation de grilles de ligne de mot à partir du polysilicium de ligne de mot et de zones de drain dans la partie cellules de mémoire du substrat.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)