WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017203196) METHOD AND APPARATUS FOR SCHEDULING IN A NON-UNIFORM COMPUTE DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/203196 International Application No.: PCT/GB2017/050715
Publication Date: 30.11.2017 International Filing Date: 16.03.2017
IPC:
G06F 9/38 (2006.01) ,G06F 15/78 (2006.01)
Applicants: ARM LTD[GB/GB]; 110 Fulbourn Road Cambridge CB1 9NJ, GB
Inventors: BEARD, Jonathan Curtis; GB
ELSASSER, Wendy; GB
VAN HENSBERGEN, Eric; GB
DIESTELHORST, Stephan; GB
Agent: TLIP LTD; Leeds Innovation Centre 103 Clarendon Road Leeds Yorkshire LS2 9DF, GB
Priority Data:
15/166,44427.05.2016US
Title (EN) METHOD AND APPARATUS FOR SCHEDULING IN A NON-UNIFORM COMPUTE DEVICE
(FR) PROCÉDÉ ET APPAREIL DE PLANIFICATION DANS UN DISPOSITIF INFORMATIQUE NON UNIFORME
Abstract: front page image
(EN) A data processing apparatus, and method of operation thereof, for executing instructions. The apparatus includes one or more host processors, each having a first processing unit, and a multi-level memory system. One or more levels of the memory system are tightly coupled to a corresponding second processing unit. At least one of the host processors includes an instruction scheduler that routes instructions selectively to at least one of the first and second processing units, dependent upon the availability of the processing units and the location, within the memory system, of data to be used when executing the instructions.
(FR) L'invention concerne un appareil de traitement de données et un procédé d'exploitation correspondant pour exécuter des instructions. L'appareil comprend un ou plusieurs processeurs hôtes possédant chacun une première unité de traitement et un système de mémoire à niveaux multiples. Un ou plusieurs niveaux du système de mémoire sont étroitement couplés à une seconde unité de traitement correspondante. Au moins l'un des processeurs hôtes comprend un planificateur d'instructions qui achemine des instructions sélectivement vers la première et/ou la seconde unité de traitement, en fonction de la disponibilité des unités de traitement et de l'emplacement, dans le système de mémoire, de données à utiliser lors de l'exécution des instructions.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)