Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017202416) METHOD FOR ANALOG-TO-DIGITAL CONVERSION AND CONVERTING ANALOG INPUT SIGNALS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/202416 International Application No.: PCT/DE2017/100431
Publication Date: 30.11.2017 International Filing Date: 18.05.2017
IPC:
H03M 1/12 (2006.01) ,H03M 1/16 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
1
Analogue/digital conversion; Digital/analogue conversion
12
Analogue/digital converters
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
1
Analogue/digital conversion; Digital/analogue conversion
12
Analogue/digital converters
14
Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
16
with scale factor modification, i.e. by changing the amplification between the steps
Applicants:
KÜLS, Guido Erwin [DE/DE]; DE
GREVE, Anne Amanda [DE/DE]; DE
Inventors:
KÜLS, Guido Erwin; DE
Agent:
LIMBECK, Achim; DE
Priority Data:
DE 20 2016 003 454.623.05.2016DE
Title (EN) METHOD FOR ANALOG-TO-DIGITAL CONVERSION AND CONVERTING ANALOG INPUT SIGNALS
(FR) PROCÉDÉ DE CONVERSION ANALOGIQUE-NUMÉRIQUE ET CONVERSION DE SIGNAUX D'ENTRÉE ANALOGIQUES
(DE) VERFAHREN ZUR ANALOG-DIGITAL-WANDLUNG UND UMSETZUNG ANALOGER EINGANGSSIGNALE
Abstract:
(EN) The invention relates to a method for analog-to-digital conversion and for converting analog input signals into a digital data stream, wherein most significant bits Dn-1 are produced within a cycle time TAD/DA by means of at least one AD/DA branch (202, 204), the signal is amplified within a cycle time TVU by means of at least one amplifier (201), and the signal is stored within a cycle time TSH by means of at least one memory (203), characterized in that the AD/DA branch (202, 204) works simultaneously with the at least one amplifier (201) and the memory (203) in the same cycle T1H. Highly preferably, a method having a step Dn-1 is provided, in which method the signal is processed further in at least one further step Dn-2, wherein the analog input signal is stored in S/H steps (300, 301) with the cycle T1H, while during T2H the stored signal is simultaneously forwarded to the amplifier (302) in the upper branch and to the AD block (303) in the lower branch and Dn-1 is produced.
(FR) La présente invention concerne un procédé de conversion analogique-numérique et la conversion de signaux d'entrée analogiques en un flux de données numériques. Les bits de poids forts Dn-1 sont générés pendant un temps de cycle TAN/NA au moyen d'au moins une branche AN/NA (202, 204), le signal est amplifié pendant un temps de cycle TVU au moyen d'au moins un amplificateur (201) et le signal est mémorisé pendant un temps de cycle TSH au moyen d'au moins une mémoire. L'invention est caractérisée en ce que la branche AN/NA (202, 204) fonctionne pendant le même cycle T1H temporellement en parallèle avec au moins un amplificateur (201) et la mémoire (203). De façon tout particulièrement préférée, il est prévu un procédé comportant une étape Dn-1 dans laquelle le signal est soumis un traitement ultérieur dans au moins une autre étape Dn-2. Le signal d'entrée analogique est mémorisé avec le cycle T1H dans les étapes S/H (300, 301). Pendant T2H, le signal mémorisé est transmis en même temps à l'amplificateur dans la branche supérieure (302) et au bloc AN (303) dans la branche inférieure et Dn-1 est généré.
(DE) Die vorliegende Erfindung betrifft ein Verfahren zur Analog-Digital-Wandlung und Umsetzung analoger Eingangssignale in einen digitalen Datenstrom, wobei mit mindestens einem AD/DA-Zweig (202, 204) höchstwertige Bits Dn-1 innerhalb einer Taktzeit TAD/DA erzeugt werden, mit mindestens einem Verstärker (201) das Signal innerhalb einer Taktzeit TVU verstärkt wird und das Signal mittels mindestens eines Speichers (203) innerhalb einer Taktzeit TSH gespeichert wird, dadurch gekennzeichnet, dass der AD/DA-Zweig (202, 204) zeitlich parallel mit dem mindestens einen Verstärker (201) und dem Speicher (203) im gleichen Takt T1H arbeiten. Ganz besonders bevorzugt ist ein Verfahren mit einer Stufe Dn-1 vorgesehen, bei dem das Signal in mindestens einer weiteren Stufe Dn-2 weiterverarbeitet wird, wobei in S/H-Stufen (300, 301) das analoge Eingangssignal mit dem Takt T1H gespeichert wird, wobei während T2H das gespeicherte Signal zeitgleich im oberen Zweig an den Verstärker (302) und im unteren Zweig an den AD-Block (303) weitergeleitet und Dn-1 erzeugt wird.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)