WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017200667) SUPPLY VOLTAGE DROOP MANAGEMENT CIRCUITS FOR REDUCING OR AVOIDING SUPPLY VOLTAGE DROOPS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/200667    International Application No.:    PCT/US2017/027374
Publication Date: 23.11.2017 International Filing Date: 13.04.2017
Chapter 2 Demand Filed:    08.03.2018    
IPC:
G06F 1/30 (2006.01), G06F 1/32 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: JAFFARI, Javid; (US).
ANSARI, Amin; (US)
Agent: TERRANOVA, Steven, N.; (US)
Priority Data:
15/156,156 16.05.2016 US
Title (EN) SUPPLY VOLTAGE DROOP MANAGEMENT CIRCUITS FOR REDUCING OR AVOIDING SUPPLY VOLTAGE DROOPS
(FR) CIRCUITS DE GESTION DE CHUTES DE TENSION D'ALIMENTATION PERMETTANT DE RÉDUIRE OU D'ÉVITER LES CHUTES DE TENSION D'ALIMENTATION
Abstract: front page image
(EN)Supply voltage droop management circuits for reducing or avoiding supply voltage droops are disclosed. A supply voltage droop management circuit includes interrupt circuit configured to receive event signals generated by a functional circuit. Event signals correspond to an operational event that occurs in the functional circuit and increases load current demand to a power supply powering the functional circuit, causing supply voltage droop. The interrupt circuit is configured to generate an interrupt signal in response to the received event signal. Memory includes an operational event-frequency table having entries with a target frequency corresponding to an operational event. Operating the functional circuit at target frequency reduces the load current demand on the power supply, and supply voltage droop. A clock control circuit is configured to receive interrupt signal, access memory to determine the target frequency, and generate clock frequency adjustment signal to cause clock generator to adjust to the target frequency.
(FR)La présente invention concerne des circuits de gestion de chutes de tension d'alimentation permettant de réduire ou d'éviter les chutes de tension d'alimentation. Un circuit de gestion de chutes de tension d'alimentation comprend un circuit d'interruption configuré pour recevoir des signaux d'événement générés par un circuit fonctionnel. Les signaux d'événement correspondent à un événement opérationnel qui se produit dans le circuit fonctionnel et augmente la demande de courant de charge à une alimentation électrique mettant sous tension le circuit fonctionnel, ce qui provoque une chute de tension d'alimentation. Le circuit d'interruption est configuré pour générer un signal d'interruption en réponse au signal d'événement reçu. La mémoire comprend une table de fréquence d'événement opérationnelle ayant des entrées avec une fréquence cible correspondant à un événement opérationnel. Le fonctionnement du circuit fonctionnel à une fréquence cible réduit la demande de courant de charge sur l'alimentation électrique, et la chute de tension d'alimentation. Un circuit de commande d'horloge est configuré pour recevoir un signal d'interruption, accéder à une mémoire pour déterminer la fréquence cible, et générer un signal de réglage de fréquence d'horloge pour amener le générateur d'horloge à s'ajuster à la fréquence cible.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)