WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017200657) EFFICIENT COMPARE OPERATION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/200657    International Application No.:    PCT/US2017/026605
Publication Date: 23.11.2017 International Filing Date: 07.04.2017
Chapter 2 Demand Filed:    14.02.2018    
IPC:
G06F 12/0895 (2016.01), G11C 15/04 (2006.01), G11C 7/10 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: HOFF, David Paul; (US).
LILES, Stephen Edward; (US).
REED, Brian Joy; (US)
Agent: CICCOZZI, John L.; (US).
OLDS, Mark E.; (US).
PODHAJNY, Daniel; (US)
Priority Data:
15/155,076 16.05.2016 US
Title (EN) EFFICIENT COMPARE OPERATION
(FR) OPÉRATION DE COMPARAISON EFFICACE
Abstract: front page image
(EN)Systems and methods relate to memory operations in a memory array. A compare operation is performed using a sense amplifier. True and complement versions of a search bit are compared with true and complement versions of a data bit stored in a data row of the memory array to generate true and complement sense amplifier inputs. The true and complement sense amplifier inputs are amplified in the sense amplifier to generate a single-ended match signal. The single-ended match signal can be aggregated with other single-ended match signals in the data row to determine whether there is a hit or miss for a compare operation on the entire data row.
(FR)Les systèmes et les procédés d'après la présente invention concernent des opérations de mémoire dans une matrice de mémoire. Une opération de comparaison est effectuée à l'aide d'un amplificateur de détection. Des versions vrai et complément d'un bit de recherche sont comparées à des versions vrai et complément d'un bit de données stocké dans une ligne de données de la matrice de mémoire de façon à générer des entrées d'amplificateur de détection vrai et complément. Les entrées d'amplificateur de détection vrai et complément sont amplifiées dans l'amplificateur de détection de façon à générer un signal de correspondance asymétrique. Le signal de correspondance asymétrique peut être regroupé avec d'autres signaux de correspondance asymétriques dans la ligne de données de façon à déterminer la réussite ou l'échec d'une opération de comparaison sur toute la ligne de données.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)