WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017198687) METHOD FOR FABRICATING A STRAINED SEMICONDUCTOR-ON-INSULATOR SUBSTRATE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/198687    International Application No.:    PCT/EP2017/061793
Publication Date: 23.11.2017 International Filing Date: 17.05.2017
IPC:
H01L 21/762 (2006.01)
Applicants: SOITEC [FR/FR]; Parc Technologique des Fontaines Chemin des Franques 38190 BERNIN (FR)
Inventors: SCHWARZENBACH, Walter; (FR).
CHABANNE, Guillaume; (FR).
DAVAL, Nicolas; (FR)
Agent: REGIMBEAU; 139 Rue Vendôme 69477 LYON CEDEX 06 (FR)
Priority Data:
1654369 17.05.2016 FR
Title (EN) METHOD FOR FABRICATING A STRAINED SEMICONDUCTOR-ON-INSULATOR SUBSTRATE
(FR) PROCÉDÉ DE FABRICATION D'UN SUBSTRAT CONTRAINT SEMI-CONDUCTEUR SUR ISOLANT
Abstract: front page image
(EN)The invention relates to a method for fabricating a strained semiconductor-on-insulator substrate, comprising: (a) the provision of a donor substrate (1) comprising a monocrystalline semiconductor layer (12); (b) the provision of a receiving substrate (2) comprising a surface layer (20) of a strained monocrystalline semiconductor material; (c) the bonding of the donor substrate (1) to the receiving substrate (2), a dielectric layer (13, 22) being at the interface; (d) the transfer of the monocrystalline semiconductor layer (12) from the donor substrate to the receiving substrate; (e) the cutting, by means of trench isolations (T) extending into the receiving substrate (2) beyond the strained semiconductor material layer (20), of a portion from a stack formed from the transferred monocrystalline semiconductor layer, from the dielectric layer and from the strained semiconductor material layer, said cutting operation resulting in the relaxation of the strain in the strained semiconductor material, and in the application of at least a part of said strain to the transferred monocrystalline semiconductor layer. The donor substrate (1) comprises a monocrystalline carrier substrate (10), an intermediate layer (11) and said monocrystalline semiconductor layer (12), the intermediate layer (11) forming an etch-stop layer with respect to the carrier substrate material (10) and to the material of the monocrystalline semiconductor layer (12), step (d) comprising the transfer of the monocrystalline semiconductor layer (12), of the intermediate layer (11) and of a portion (15) of the carrier substrate (10). Between steps (d) and (e), a first operation of selectively etching said portion (15) of the carrier substrate with respect to said intermediate layer (11) and a second operation of selectively etching said intermediate layer (11) with respect to the monocrystalline semiconductor layer (12) are implemented.
(FR)L'invention concerne un procédé de fabrication d'un substrat contraint semi-conducteur sur isolant, consistant à : (a) utiliser un substrat donneur (1) comprenant une couche semi-conductrice monocristalline (12); (b) utiliser un substrat de réception (2) comprenant une couche de surface (20) d'un matériau semi-conducteur monocristallin contraint; (c) lier le substrat donneur (1) au substrat de réception (2), une couche diélectrique (13, 22) se trouvant au niveau de l'interface; (d) transférer la couche semi-conductrice monocristalline (12) du substrat donneur au substrat de réception; (e) découper, au moyen d'isolations de tranchée (T) s'étendant dans le substrat de réception (2) au-delà de la couche de matériau semi-conducteur contraint (20), une partie d'un empilement constitué de la couche semi-conductrice monocristalline transférée, de la couche diélectrique et de la couche de matériau semi-conducteur contraint, ladite opération de découpe entraînant la relaxation de la contrainte dans le matériau semi-conducteur contraint, et l'application d'au moins une partie de ladite contrainte sur la couche semi-conductrice monocristalline transférée. Le substrat donneur (1) comprend un substrat de support monocristallin (10), une couche intermédiaire (11) et ladite couche semi-conductrice monocristalline (12), la couche intermédiaire (11) formant une couche d'arrêt de gravure par rapport au matériau de substrat de support (10) et au matériau de la couche semi-conductrice monocristalline (12), l'étape (d) comprenant le transfert de la couche semi-conductrice monocristalline (12), de la couche intermédiaire (11) et d'une partie (15) du substrat de support (10). Entre les étapes (d) et (e), une première opération de gravure sélective de ladite partie (15) du substrat de support par rapport à ladite couche intermédiaire (11) et une seconde opération de gravure sélective de ladite couche intermédiaire (11) par rapport à la couche semi-conductrice monocristalline (12) sont mises en œuvre.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)