WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017198048) PIXEL UNIT, ARRAY SUBSTRATE, AND DISPLAY DEVICE, AND FABRICATION METHODS THEREOF
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/198048    International Application No.:    PCT/CN2017/081874
Publication Date: 23.11.2017 International Filing Date: 25.04.2017
IPC:
H01L 27/12 (2006.01), H01L 21/77 (2017.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN)
Inventors: WANG, Zuqiang; (CN)
Agent: TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan CHEN 10th Floor, Tower D, Minsheng Financial Center, 28 Jianguomennei Avenue, Dongcheng District Beijing 100005 (CN)
Priority Data:
201610323593.4 16.05.2016 CN
Title (EN) PIXEL UNIT, ARRAY SUBSTRATE, AND DISPLAY DEVICE, AND FABRICATION METHODS THEREOF
(FR) UNITÉ DE PIXEL, SUBSTRAT MATRICIEL ET DISPOSITIF D'AFFICHAGE, ET LEURS PROCÉDÉS DE FABRICATION
Abstract: front page image
(EN)Pixel unit, array substrate, and display device, and their fabrication methods are provided. The disclosed pixel unit can include: a transistor (2), including a drain electrode (21); a pixel electrode (3), including a first bottom conductive layer (311) in contact with a surface of the drain electrode (21) and a metal layer (32); and a planarization layer (4), formed on the transistor (2) and the first bottom conductive layer (311). The metal layer (32) is electrically connected to the first bottom conductive layer (311) through a via-hole in the planarization layer (4).
(FR)La présente invention concerne une unité de pixel, un substrat matriciel et un dispositif d'affichage, ainsi que leurs procédés de fabrication. L'unité de pixel décrite peut comprendre : un transistor (2), comprenant une électrode de drain (21); une électrode de pixel (3), comprenant une première couche conductrice inférieure (311) en contact avec une surface de l'électrode de drain (21) et une couche métallique (32); et une couche de planarisation (4), formée sur le transistor (2) et la première couche conductrice inférieure (311). La couche métallique (32) est électriquement connectée à la première couche conductrice inférieure (311) par l'intermédiaire d'un trou traversant dans la couche de planarisation (4).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)