Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017196694) MULTICAST NETWORK AND MEMORY TRANSFER OPTIMIZATIONS FOR NEURAL NETWORK HARDWARE ACCELERATION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/196694 International Application No.: PCT/US2017/031478
Publication Date: 16.11.2017 International Filing Date: 06.05.2017
IPC:
G06N 99/00 (2010.01) ,G06F 5/01 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
N
COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS
99
Subject matter not provided for in other groups of this subclass
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
5
Methods or arrangements for data conversion without changing the order or content of the data handled
01
for shifting, e.g. justifying, scaling, normalising
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, CA 95054, US
Inventors:
BRUESTLE, Jeremy; US
NG, Choong; US
Agent:
PFLEGER, Edmund P.; US
Priority Data:
15/588,56905.05.2017US
62/333,21407.05.2016US
Title (EN) MULTICAST NETWORK AND MEMORY TRANSFER OPTIMIZATIONS FOR NEURAL NETWORK HARDWARE ACCELERATION
(FR) OPTIMISATIONS DE RÉSEAUX DE MULTIDIFFUSION ET DE TRANSFERT DE MÉMOIRES POUR L'ACCÉLÉRATION DU MATÉRIEL D'UN RÉSEAU NEURONAL
Abstract:
(EN) Neural network specific hardware acceleration optimizations are disclosed, including an optimized multicast network and an optimized DRAM transfer unit to perform in constant or linear time. The multicast network is a set of switch nodes organized into layers and configured to operate as a Beneš network. Configuration data may be accessed by all switch nodes in the network. Each layer is configured to perform a Beneš network transformation of the -previous layer within a computer instruction. Since the computer instructions are pipelined, the entire network of switch nodes may be configured in constant or linear time. Similarly a DRAM transfer unit configured to access memory in strides organizes memory into banks indexed by prime or relatively prime number amounts. The index value is selected as not to cause memory address collisions. Upon receiving a memory specification, the DRAM transfer unit may calculate out strides thereby accessing an entire tile of a tensor in constant or linear time.
(FR) L'invention concerne des optimisations d'accélération de matériel spécifique à un réseau neuronal, comprenant un réseau de multidiffusion optimisé et une unité de transfert de DRAM optimisée à effectuer sur une période constante ou linéaire. Le réseau de multidiffusion est un ensemble de nœuds de commutation organisés en couches et configurés pour fonctionner en tant que réseau de Beneš. L'ensemble des nœuds de commutation peuvent accéder aux données de configuration dans le réseau. Chaque couche est configurée pour effectuer une transformation de réseau de Beneš de la couche précédente dans une instruction informatique. Comme les instructions informatiques sont transmises en pipeline, le réseau entier de nœuds de commutation peut être configuré sur une période constante ou linéaire. De manière similaire, une unité de transfert de DRAM, configurée pour accéder à une mémoire pas à pas, organise la mémoire en banques indexées par des valeurs de nombres premiers ou de nombres premiers entre eux. La valeur d'index est sélectionnée de façon à ne pas provoquer de collisions d'adresses de mémoire. Dès la réception d'une spécification de mémoire, l'unité de transfert de DRAM peut calculer des pas, ce qui permet d'accéder à un pavé entier d'un tenseur sur une période constante ou linéaire.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)