WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017196492) TWO-WIRE LINE-MULTIPLEXED UART TO FOUR-WIRE HIGH-SPEED UART BRIDGING WITH INTEGRATED FLOW CONTROL
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/196492 International Application No.: PCT/US2017/027474
Publication Date: 16.11.2017 International Filing Date: 13.04.2017
IPC:
G06F 13/40 (2006.01)
Applicants: QUALCOMM INCORPORATED[US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventors: BAROT, Nitinkumar; US
MISHRA, Lalan Jee; US
WIETFELDT, Richard Dominic; US
Agent: SMYTH, Anthony; US
Priority Data:
15/151,68211.05.2016US
Title (EN) TWO-WIRE LINE-MULTIPLEXED UART TO FOUR-WIRE HIGH-SPEED UART BRIDGING WITH INTEGRATED FLOW CONTROL
(FR) LIAISON D'UN UART MULTIPLEXÉ EN LIGNE À DEUX FILS AVEC UN UART À GRANDE VITESSE À QUATRE FILS AVEC COMMANDE DE FLUX INTÉGRÉ
Abstract: front page image
(EN) Systems, methods, and apparatus for bridging between different types of serial interface are disclosed. A method performed by a bridge circuit includes synchronizing transmissions on a 4-wire serial interface with transmissions on a 2-wire serial interface when a stop bit is detected on data lines of at least one interface, receiving a first clear- to-send notification from a first wire of the 2-wire serial interface, asserting a request- to-send signal on a first flow-control line of the 4-wire serial interface, receiving data bits from a first data line of the 4-wire serial interface while the request-to-send signal is asserted, and transmitting the data bits on the first wire of the 2-wire serial interface after receiving the first clear-to-send notification.
(FR) La présente invention concerne des systèmes, des procédés et un appareil de liaison entre différents types d'interface série. Un procédé mis en œuvre par un circuit en pont consiste à synchroniser des transmissions sur une interface série à 4 fils avec des transmissions sur une interface série à 2 fils lorsqu'un bit d'arrêt est détecté sur des lignes de données d'au moins une interface, à recevoir une première notification de signal de voie libre en provenance d'un premier fil de l'interface série à 2 fils, à valider un signal de demande de transmission sur une première ligne de commande de flux de l'interface série à 4 fils, à recevoir des bits de données en provenance d'une première ligne de données de l'interface série à 4 fils pendant la validation du signal de demande de transmission et à transmettre les bits de données sur le premier fil de l'interface série à 2 fils après réception de la première notification de signal de voie libre.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)