WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017196369) STATIC RANDOM ACCESS MEMORIES WITH PROGRAMMABLE IMPEDANCE ELEMENTS AND METHODS AND DEVICES INCLUDING THE SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/196369    International Application No.:    PCT/US2016/032428
Publication Date: 16.11.2017 International Filing Date: 13.05.2016
IPC:
G11C 13/00 (2006.01), G11C 14/00 (2006.01)
Applicants: ADESTO TECHNOLOGIES CORPORATION [US/US]; 1250 Borregas Ave Sunnyvale, California 94089 (US)
Inventors: GOPINATH, Venkatesh; (US).
GONZALES, Nathan; (US)
Agent: SAKO, Bradley; (US)
Priority Data:
Title (EN) STATIC RANDOM ACCESS MEMORIES WITH PROGRAMMABLE IMPEDANCE ELEMENTS AND METHODS AND DEVICES INCLUDING THE SAME
(FR) MÉMOIRES VIVES STATIQUES À ÉLÉMENTS D'IMPÉDANCE PROGRAMMABLES, ET PROCÉDÉS ET DISPOSITIFS LES COMPRENANT
Abstract: front page image
(EN)An integrated circuit device can include a plurality of SRAM cells, each including a pair of latching devices having controllable current paths connected to first and second latching nodes, and control terminals cross-coupled between the first and second data latching nodes, and first and second resistive elements disposed over the latching devices that are conductively connected to the first and second data latching nodes by first and second vertical connections; wherein each resistive element comprises at least one memory layer that is capable of being re-programmed between at least a high and lower resistance state by application of electric fields, the resistive elements having only the high resistance state to store data in a volatile manner in the SRAM cells.
(FR)L'invention concerne un dispositif de circuit intégré qui peut comprendre une pluralité de cellules de SRAM, chacune contenant une paire de dispositifs de verrouillage ayant des trajets de courant commandables reliés à des premier et deuxième nœuds de verrouillage, et des bornes de commande connectées transversalement entre les premier et deuxième nœuds de verrouillage de données, et des premier et deuxième éléments résistifs disposés sur les dispositifs de verrouillage, lesquels sont reliés de manière conductrice aux premier et deuxième nœuds de verrouillage de données par des première et deuxième connexions verticales. Chaque élément résistif comprend au moins une couche de mémoire qui est capable d'être reprogrammée entre au moins un état de résistance élevée et un état de résistance plus faible en appliquant des champs électriques. Les éléments résistifs possèdent uniquement l'état de résistance élevée pour stocker des données d'une manière volatile dans les cellules de SRAM.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)