WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017193657) THIN-FILM TRANSISTOR, ARRAY SUBSTRATE, DISPLAY PANEL, DISPLAY DEVICE, AND MANUFACTURING METHODS THEREOF
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/193657    International Application No.:    PCT/CN2017/073157
Publication Date: 16.11.2017 International Filing Date: 09.02.2017
IPC:
H01L 29/786 (2006.01), H01L 27/12 (2006.01), H01L 21/336 (2006.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN).
BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; No.8 Xihuanzhonglu, BDA Beijing 100176 (CN)
Inventors: LV, Zhenhua; (CN).
WANG, Shijun; (CN).
CHEN, Xi; (CN).
YOU, Yang; (CN).
WANG, Lei; (CN)
Agent: ZHONGZI LAW OFFICE; 7F, New Era Building 26 Pinganli Xidajie Xicheng District Beijing 100034 (CN)
Priority Data:
201610318303.7 13.05.2016 CN
Title (EN) THIN-FILM TRANSISTOR, ARRAY SUBSTRATE, DISPLAY PANEL, DISPLAY DEVICE, AND MANUFACTURING METHODS THEREOF
(FR) TRANSISTOR À COUCHES MINCES, SUBSTRAT DE RÉSEAU, PANNEAU D'AFFICHAGE, DISPOSITIF D'AFFICHAGE ET LEURS PROCÉDÉS DE FABRICATION
(ZH) 薄膜晶体管、阵列基板、显示面板以及显示装置及其制造方法
Abstract: front page image
(EN)Provided are a thin-film transistor, an array substrate, a display panel, a display device, and manufacturing methods thereof. The thin-film transistor comprises: a gate insulation layer (1); an active layer (2) having a source region, a drain region, and a channel region located between the source region and the drain region; a first doped layer (3) on the source region; a second doped layer (4) on the drain region; and at least one third doped layer (5) provided between the first doped layer (3) and the second doped layer (4), wherein the first doped layer (3), the second layer (4), and the third doped layer (5) have the same type of conduction, the third doped layer (5) is located in the channel region and in contact with the gate insulation layer (1), and is not simultaneously in contact with the first doped layer (3) and the second doped layer (4). Alternatively, the third doped layer (5) is located in the channel region and is in contact only with the first doped layer (3) or the second doped layer (4).
(FR)L'invention concerne un transistor à couches minces, un substrat de réseau, un panneau d'affichage, un dispositif d'affichage et leurs procédés de fabrication. Le transistor à couches minces comprend : une couche isolante de grille (1); une couche active (2) ayant une région de source, une région de drain et une région de canal située entre la région de source et la région de drain; une première couche dopée (3) sur la région de source; une deuxième couche dopée (4) sur la région de drain; et au moins une troisième couche dopée (5) disposée entre la première couche dopée (3) et la deuxième couche dopée (4), la première couche dopée (3), la deuxième couche dopée (4) et la troisième couche dopée (5) ayant le même type de conduction, la troisième couche dopée (5) étant située dans la région de canal et en contact avec la couche isolante de grille (1), et n'étant pas simultanément en contact avec la première couche dopée (3) et la deuxième couche dopée (4). En variante, la troisième couche dopée (5) est située dans la région de canal et n'est en contact qu'avec la première couche dopée (3) ou la deuxième couche dopée (4).
(ZH)一种薄膜晶体管、阵列基板、显示面板以及显示装置及其制造方法。该薄膜晶体管包括:栅极绝缘层(1);具有源极区域、漏极区域以及位于所述源极区域和所述漏极区域之间的沟道区域的有源层(2);在所述源极区域上的第一掺杂层(3);在所述漏极区域上的第二掺杂层(4);设置在所述第一掺杂层(3)和所述第二掺杂层(4)之间的至少一个第三掺杂层(5),其中所述第一掺杂层(3)、所述第二掺杂层(4)和所述第三掺杂层(5)具有相同的导电类型,并且其中,所述第三掺杂层(5)位于所述沟道区域中且与所述栅极绝缘层(1)接触、不同时与所述第一掺杂层(3)和所述第二掺杂层(4)接触,或者所述第三掺杂层(5)位于所述沟道区域上且仅与所述第一掺杂层(3)或所述第二掺杂层(4)接触。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)