WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017189179) SPLIT-GATE, TWIN-BIT NON-VOLATILE MEMORY CELL
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/189179    International Application No.:    PCT/US2017/025683
Publication Date: 02.11.2017 International Filing Date: 03.04.2017
IPC:
G11C 11/56 (2006.01), G11C 16/04 (2006.01), G11C 16/16 (2006.01), H01L 29/165 (2006.01), H01L 29/423 (2006.01), H01L 29/66 (2006.01)
Applicants: SILICON STORAGE TECHNOLOGY, INC. [US/US]; 450 Holger Way San Jose, CA 95134 (US)
Inventors: WANG, Chunming; (CN).
DO, Nhan; (US)
Agent: LIMBACH, Alan A.; (US)
Priority Data:
201610285454.7 29.04.2016 CN
15/476,663 31.03.2017 US
Title (EN) SPLIT-GATE, TWIN-BIT NON-VOLATILE MEMORY CELL
(FR) CELLULE DE MÉMOIRE NON VOLATILE À DEUX BITS ET À GRILLE DIVISÉE
Abstract: front page image
(EN)A memory device that includes a substrate of semiconductor material of a first conductivity type, first and second regions spaced apart in the substrate and having a second conductivity type different than the first conductivity type, with a continuous channel region in the substrate extending between the first and second regions. A first floating gate is disposed over and insulated from a first portion of the channel region adjacent to the first region. A second floating gate is disposed over and insulated from a second portion of the channel region adjacent to the second region. A word line gate is disposed over and insulated from a third portion of the channel region between the first and second channel region portions. A first erase gate disposed over and insulated from the first region. A second erase gate disposed is over and insulated from the second region.
(FR)L'invention concerne un dispositif de mémoire qui comprend un substrat de matériau semi-conducteur d'un premier type de conductivité, des première et seconde régions espacées dans le substrat et ayant un second type de conductivité différent du premier type de conductivité, une région de canal continu dans le substrat s'étendant entre les première et seconde régions. Une première grille flottante est disposée sur une première partie de la région de canal adjacente à la première région et est isolée de celle-ci. Une seconde grille de sélection est disposée sur une deuxième partie de la région de canal adjacente à la seconde région et est isolée de celle-ci. Une grille de ligne de mots est disposée sur une troisième partie de la région de canal entre les première et seconde parties de région de canal et isolée de celle-ci. Une première grille d'effacement est disposée sur la première région et isolée de celle-ci. Une seconde grille d'effacement est disposée sur la seconde région et isolée de celle-ci.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)