WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017186816) STRONG LIGHTWEIGHT FLIP-FLOP ARBITER PHYSICAL UNCLONABLE FUNCTION (PUF) FOR FPGA
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/186816 International Application No.: PCT/EP2017/059987
Publication Date: 02.11.2017 International Filing Date: 26.04.2017
IPC:
G09C 1/00 (2006.01) ,H04L 9/32 (2006.01)
Applicants: THE QUEEN'S UNIVERSITY OF BELFAST[GB/GB]; University Road Belfast Antrim BT7 1NN, GB
Inventors: GU, Chongyan; GB
HANLEY, Neil; GB
O'NEILL, Maire; GB
Agent: WALLACE, Alan; GB
Priority Data:
1607614.329.04.2016GB
Title (EN) STRONG LIGHTWEIGHT FLIP-FLOP ARBITER PHYSICAL UNCLONABLE FUNCTION (PUF) FOR FPGA
(FR) FONCTION NON CLONABLE PHYSIQUE (PUF) D'ARBITRAGE DE BASCULE BISTABLE LÉGÈRE FORTE POUR FPGA
Abstract: front page image
(EN) A physical unclonable function (PUF) device comprising two chains of sub-cells that provide two parallel signal paths between an input and an arbiter that generates a response bit depending on the relative timing of the signals arriving on each signal path. Each sub-cell comprises flip flops and multiplexers, the multiplexers being controlled by a challenge input. The device is well suited for implementation on an FPGA, particularly such that a respective sub-cell is implemented in each FPGA slice. The device requires relatively low hardware resources while yielding good uniqueness and reliability results.
(FR) L'invention concerne un dispositif de fonction non clonable physique (PUF) comprenant deux chaînes de sous-cellules qui produisent deux trajets de signaux parallèles entre une entrée et un élément d'arbitrage qui génère un bit de réponse en fonction de la synchronisation relative des signaux arrivant sur chaque trajet de signal. Chaque sous-cellule comprend des bascules bistables et des multiplexeurs, les multiplexeurs étant commandés par une entrée de défi. Le dispositif est bien adapté à une mise en œuvre sur un FPGA, notamment de telle sorte qu'une sous-cellule correspondante est mise en œuvre dans chaque tranche FPGA. Le dispositif nécessite relativement peu de ressources matérielles tout en offrant de bons résultats d'unicité et de fiabilité.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)