WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017185921) VIA HOLE FORMING METHOD, ARRAY SUBSTRATE AND FORMING METHOD THEREFOR, AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/185921 International Application No.: PCT/CN2017/077646
Publication Date: 02.11.2017 International Filing Date: 22.03.2017
IPC:
H01L 21/77 (2017.01) ,H01L 21/768 (2006.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD.[CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO., LTD.[CN/CN]; Xinzhan Industrial Park Hefei, Anhui 230012, CN
Inventors: YUAN, Zhidong; CN
Agent: CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; Suite 4-1105, No. 87, West 3rd Ring North Rd., Haidian District Beijing 100089, CN
Priority Data:
201610266177.526.04.2016CN
Title (EN) VIA HOLE FORMING METHOD, ARRAY SUBSTRATE AND FORMING METHOD THEREFOR, AND DISPLAY DEVICE
(FR) PROCÉDÉ DE FORMATION DE TROU D'INTERCONNEXION, SUBSTRAT DE MATRICE ET PROCÉDÉ DE FORMATION ASSOCIÉ, ET DISPOSITIF D'AFFICHAGE
(ZH) 形成过孔的方法、阵列基板及其形成方法、显示装置
Abstract: front page image
(EN) A via hole forming method, an array substrate and a manufacturing method therefor, and a display device. The via hole forming method comprises: simultaneously forming, using a first mask, on a substrate base (1) a pattern of a first via hole (A) and a pattern of an upper etching structure (B1) of a second via hole by means of a first patterning process; and forming, using a second mask, a pattern of the second via hole (B) in an area corresponding to the formed pattern of the upper etching structure of the second via hole by means of a second patterning process.
(FR) La présente invention concerne un procédé de formation de trou d'interconnexion, un substrat de matrice et un procédé de fabrication associé, et un dispositif d'affichage. Le procédé de formation de trou d'interconnexion comprend : simultanément la formation, au moyen d'un premier masque, sur une base de substrat (1) d'un motif d'un premier trou d'interconnexion (A) et d'un motif d'une structure de gravure supérieure (B1) d'un deuxième trou d'interconnexion au moyen d'un premier processus de modelage ; et la formation, au moyen d'un deuxième masque, d’un motif du deuxième trou d'interconnexion (B) dans une zone correspondant au motif formé de la structure de gravure supérieure du deuxième trou d'interconnexion au moyen d'un deuxième processus de modelage.
(ZH) 一种形成过孔的方法、阵列基板及其制作方法、显示装置,该形成过孔的方法包括:采用第一掩膜版通过第一构图工艺在衬底基板(1)上同时形成第一过孔(A)的图形和第二过孔的上部刻蚀结构(B 1)的图形;采用第二掩膜版通过第二构图工艺在形成的第二过孔的上部刻蚀结构图形对应的区域形成第二过孔(B)的图形。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)